-
公开(公告)号：CN111046546A
公开(公告)日：2020-04-21
申请号：CN201911233071.5
申请日：2019-12-05
Applicant: 华东师范大学 , 上海华力微电子有限公司
Abstract: 本发明公开了一种辐射环境下双极型晶体管正向电流增益退化模型的构建方法，该方法包括：a）基于大注入条件发射极电流得到由发射区注入至基区的少数载流子浓度nE；b）获得基极电流和电流增益的分布；c）辐射环境正向电流增益退化模型的建立；d）模型验证。本发明构建的模型，重点考虑了大注入效应的影响，从而可精准地计算双极型晶体管正向电流增益的退化，得到全偏压范围内正向电流增益损伤因子的退化。所需拟合参数少，适用性广泛，该模型对于辐射环境下双极型晶体管可靠性提供了更准确的预测。
-
公开(公告)号：CN110707152A
公开(公告)日：2020-01-17
申请号：CN201910978165.9
申请日：2019-10-15
Applicant: 华东师范大学 , 上海华力微电子有限公司
IPC: H01L29/775 , H01L29/78 , B82Y10/00
Abstract: 本发明公开了一种铁电材料可重构场效应晶体管，该晶体管包括：沟道、设置在沟道一端的漏极及沟道另一个端的源极、设置在沟道外侧的栅极介电缓冲层、包裹在栅极介电缓冲层外侧的铁电材料层、分别设置在源极和漏极端且铁电材料层外侧的控制栅极以及极性栅极、用于控制栅极和极性栅极与源极和漏极电学隔离的内边墙及外边墙。本发明置于栅极介电缓冲层外侧的铁电材料层能在其下方沟道处产生的极化电荷，提高了栅极对沟道的控制能力，增大了相同栅极电压下的开启电压，降低了器件的亚阈值摆幅，减小了器件的静态功耗。栅极介电缓冲层隔离了沟道与铁电材料，阻挡二者的相互扩散并不对铁电材料层的极化特性产生影响。
-
公开(公告)号：CN110416311A
公开(公告)日：2019-11-05
申请号：CN201910634807.3
申请日：2019-07-15
Applicant: 华东师范大学 , 上海华力微电子有限公司
IPC: H01L29/786 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本发明公开了一种非对称沟道介质环场效应晶体管，该晶体管包括源极、漏极、源极扩展区、漏极扩展区、沟道、栅极、衬底以及衬底中绝缘隔离层，设置在靠近漏极扩展区的纳米线沟道外围的绝缘介质环。所设的绝缘介质环结构由于其较大的介电常数和禁带宽度使得载流子在漏端发生隧穿的几率减小，有效减小了栅致漏极泄漏电流，开态电流几乎不会受到影响。并且该结构嵌于栅氧层内部，栅围电容不会增大，其动态特性不会受到影响。因此，在保持环栅器件的动态性能不被损害的前提下，降低器件的GIDL漏电，提高器件的电流开关比，从而提升集成电路性能。
-
公开(公告)号：CN110416104A
公开(公告)日：2019-11-05
申请号：CN201910675037.7
申请日：2019-07-25
Applicant: 华东师范大学 , 上海华力微电子有限公司
IPC: H01L21/66 , H01L23/544
Abstract: 本发明公开了一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法，该方法可利用源漏接触孔位于浅沟槽隔离区域（简称为CT-on-STI）去嵌结构，去除有源区电容Cf和栅与源漏抬升区域寄生电容Cp-RSD对栅围寄生互连电容栅与源漏接触孔的寄生电容Cco和栅与源漏接触孔上方第一层金属的寄生电容Cpm提取的影响，并在三维有限元仿真工具的辅助下通过源漏接触孔位于抬升源漏区域（简称为CT-on-RSD）结构准确地得到源漏抬升的FDSOI器件的栅围寄生互连电容Cco和Cpm的值，从而在版图寄生提取工具中准确地建立了栅围寄生互连电容的模型，避免了在栅围寄生电容提取的过程中发生互连电容Cco和Cpm电容重复提取的现象。
-
公开(公告)号：CN109037339A
公开(公告)日：2018-12-18
申请号：CN201810818638.4
申请日：2018-07-24
Applicant: 华东师范大学 , 上海华力微电子有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明公开了一种非对称型结构的可重构场效应晶体管，包括设置在沟道两端的源极和漏极，以及分别设置在源极和漏极一侧的控制栅极和极性栅极组成的场效应晶体管，其特点是极性栅极在靠近漏极一侧设有淀积侧墙的欠重叠区，构成非对称型结构的可重构场效应晶体管。本发明与现有技术相比具有理想的开态、关态电流和较大的电流开关比，以及陡峭的亚阈值摆幅等，器件为n‑FET结构时与器件为p‑FET结构时的电流开关比均有显著的提高，而且与对称型可重构晶体管相比关态电流几乎相同，有效地控制了漏电流。
-
Patent Agency Ranking
公开(公告)号：CN112491411B
公开(公告)日：2023-07-04
申请号：CN202011385543.1
申请日：2020-12-01
Applicant: 电子科技大学 , 上海华力微电子有限公司
IPC: H03K19/21
Abstract: 一种减小与非门输入信号延时的异或门电路，包括传输门模块、非门模块、与非门模块和驱动模块，在路径1中输入信号A和B经过传输门模块和非门模块后输入与非门模块，在路径2中输入信号A和B经过驱动模块后输入与非门模块，随后与非门模块利用三个与非门实现异或门逻辑得到异或门电路的输出信号。本发明中驱动模块和传输门模块的延时可调，因此可以通过控制驱动模块和传输门模块的延时，使得输入信号A和B经过传输门模块和非门模块的延时与输入信号A和B经过驱动模块的延时尽可能一致，从而改善由于异或门电路中与非门输入信号延时造成的对输出信号脉宽和延时的影响，同时也增大了对后续电路的驱动能力。
-
公开(公告)号：CN111464139B
公开(公告)日：2023-06-23
申请号：CN202010332805.1
申请日：2020-04-24
Applicant: 电子科技大学 , 上海华力微电子有限公司
Abstract: 一种适用于宽摆幅全差分运算放大器的共模反馈电路，通过共模信号采集模块中两组并联的电阻电容对宽摆幅全差分运放的共模输出进行采集并注入到共模放大模块中与共模参考电压进行比较，在共模反馈模块中生成反馈调节信号反馈至宽摆幅全差分电路中第一级负载电流源管栅端，实现通过反馈使宽摆幅全差分电路的输出共模稳定；同时在共模前馈模块中生成前馈调节信号连接至宽摆幅全差分电路中源随器的电流源管栅端，使宽摆幅全差分电路的输出共模稳定。本发明通过引入新的前馈通路为整体共模响应电路提供额外的零点，使宽摆幅全差分运算放大器整体相位裕度性能提升且不影响共模响应增益，在不影响输出摆幅的情况下提升了宽摆幅全差分运算放大器的稳定性。
-
公开(公告)号：CN111046546B
公开(公告)日：2023-06-23
申请号：CN201911233071.5
申请日：2019-12-05
Applicant: 华东师范大学 , 上海华力微电子有限公司
Abstract: 本发明公开了一种辐射环境下双极型晶体管正向电流增益退化模型的构建方法，该方法包括：a）基于大注入条件发射极电流得到由发射区注入至基区的少数载流子浓度nE；b）获得基极电流和电流增益的分布；c）辐射环境正向电流增益退化模型的建立；d）模型验证。本发明构建的模型，重点考虑了大注入效应的影响，从而可精准地计算双极型晶体管正向电流增益的退化，得到全偏压范围内正向电流增益损伤因子的退化。所需拟合参数少，适用性广泛，该模型对于辐射环境下双极型晶体管可靠性提供了更准确的预测。
-
公开(公告)号：CN111338413B
公开(公告)日：2021-05-14
申请号：CN202010134110.2
申请日：2020-03-02
Applicant: 电子科技大学 , 上海华力微电子有限公司
IPC: G05F1/56
Abstract: 一种高电源抑制比的低压差线性稳压器，设置辅助模块和缓冲级接在误差放大器的输出端和功率开关管的控制端，辅助模块中将功率开关管按比例缩小复制获得第一开关管，第一开关管流过第一直流电流源的电流并与第二开关管组成电流镜结构，第二开关管镜像的电流在第一电阻上产生压降获得辅助电压信号连接第一运算放大器的反相输入端；第一运算放大器、第二电阻和第三电阻组成按比例放大电路对辅助电压信号进行处理并输出给缓冲级；缓冲级在功率开关管栅极电压升高或降低时，减小或增大流过功率开关管的负载电流，使得低压差线性稳压器的输出电压下降或升高，从而抵消输出电压的变化；且功率开关管栅极电压不随电源纹波的变化而变化，实现高电源抑制比。
-
公开(公告)号：CN112491411A
公开(公告)日：2021-03-12
申请号：CN202011385543.1
申请日：2020-12-01
Applicant: 电子科技大学 , 上海华力微电子有限公司
IPC: H03K19/21
Abstract: 一种减小与非门输入信号延时的异或门电路，包括传输门模块、非门模块、与非门模块和驱动模块，在路径1中输入信号A和B经过传输门模块和非门模块后输入与非门模块，在路径2中输入信号A和B经过驱动模块后输入与非门模块，随后与非门模块利用三个与非门实现异或门逻辑得到异或门电路的输出信号。本发明中驱动模块和传输门模块的延时可调，因此可以通过控制驱动模块和传输门模块的延时，使得输入信号A和B经过传输门模块和非门模块的延时与输入信号A和B经过驱动模块的延时尽可能一致，从而改善由于异或门电路中与非门输入信号延时造成的对输出信号脉宽和延时的影响，同时也增大了对后续电路的驱动能力。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.075 seconds)
