自加热效应建模与参数提取方法

    公开(公告)号:CN115236400B

    公开(公告)日:2025-02-28

    申请号:CN202210853979.1

    申请日:2022-07-13

    Abstract: 本发明提供了一种自加热效应建模与参数提取方法,包括如下步骤:设计自加热效应测量结构;对器件栅极电阻进行交流阻抗测试;对器件功率进行动态扫描,同时测量器件的栅极电阻变化情况;绘制温度‑功率曲线,并从中提取器件热阻。本发明通过引入交流阻抗测量,只需额外的两个栅极电阻测量端口,减少了对器件的测量端口需求,同时栅极的偏置不会存在电势分布不均导致器件的自加热效应表征产生偏移。

    一种基于脉冲频率调制技术且能够自补偿的时间-数字转换电路

    公开(公告)号:CN118444550A

    公开(公告)日:2024-08-06

    申请号:CN202410669160.9

    申请日:2024-05-28

    Abstract: 本发明提供了一种基于脉冲频率调制技术且能够自补偿的时间‑数字转换电路,包括:脉冲频率调制单元,所述脉冲频率调制单元包含电压复位结构、电容充电结构、电容放电结构、反相器链构成的简易比较器;多位脉冲计数器,所述多位脉冲计数器由多个T触发器组成;数据锁存结构,所述数据锁存结构的控制端连接至外部一数据使能信号。本发明基于频率脉冲调制技术,提供一种以时域为中间媒介实现模拟电流信号‑数字电压信号转换且能够自补偿的时间‑数字转换电路,具有低面积开销以及转换速率快的优势。

    存算一体化单元
    14.
    发明公开

    公开(公告)号:CN115831186A

    公开(公告)日:2023-03-21

    申请号:CN202211207319.2

    申请日:2022-09-30

    Abstract: 本发明提供了一种存算一体化单元,包括6T的SRAM存储单元以及4T的运算结构,所述运算结构在位线正向信号侧包括串接的正向数据传输晶体管和正向逻辑运算晶体管,正向数据传输晶体管的源/漏连接位线正向信号,栅极连接运算使能信号,正向逻辑运算晶体管的漏/源级连接正向输入信号,栅极连接SRAM存储单元的正向比特数据存储点;所述运算结构在位线反向信号侧包括串接的反向数据传输晶体管和反向逻辑运算晶体管,反向数据传输晶体管的源/漏连接位线反向信号,栅极连接运算使能信号,反向逻辑运算晶体管的漏/源级连接反向输入信号,栅极连接SRAM存储单元的反向比特数据存储点。本发明能够大大改善多行单比特乘法运算结果累加的非线性现象。

    MOS晶体管老化模型的提取方法
    15.
    发明公开

    公开(公告)号:CN116413566A

    公开(公告)日:2023-07-11

    申请号:CN202111674038.3

    申请日:2021-12-31

    Abstract: 本发明提供了一种MOS晶体管老化模型的提取方法,包括如下步骤:建立阈值电压与界面陷阱电荷密度和固定陷阱电荷密度的关系;提取阈值电压与界面陷阱电荷密度的关系;提取恢复过程中界面陷阱积累系数;当器件处于首个应力下,近似忽略固定陷阱电荷,以界面陷阱电荷密度对阈值电压表征;器件处于首个恢复阶段,近似忽略固定电荷贡献,提取界面电荷密度随恢复时间的数值关系;后续应力阶段,提取固定电荷对应力老化阶段的贡献;后续恢复阶段,提取固定电荷对恢复阶段的贡献。本发明根据半导体器件的实际特点,在不同的电压偏置条件下针对不同类型的电荷建立相关模型,具有很好的表征能力,在多次老化循环应力下可以被固定电荷贡献度很好的表征。

Patent Agency Ranking