-
公开(公告)号：CN107305593B
公开(公告)日：2020-12-01
申请号：CN201610252163.8
申请日：2016-04-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/20
Abstract: 本发明提供一种SOI MOSFET总剂量辐照模型的建模方法，包括：建立一受控电流源，所述受控电流源并联于一MOSFET器件的源、漏端之间，其电流大小受所述MOSFET器件的栅端、源端、体端、漏端及总剂量控制；建立一受控电压源，所述受控电压源串联于所述MOSFET器件的栅端，其电压大小受总剂量控制；将所述受控电流源、所述受控电压源及所述MOSFET器件进行封装，以形成所述SOI MOSFET总剂量辐照模型。本发明的SOI MOSFET总剂量辐照模型的建模方法可同时仿真NMOS和PMOS，可以仿真阈值电压的漂移，还可仿真各个尺寸、各个辐射剂量的MOSFET特性，大大提高仿真准确性。
-
公开(公告)号：CN105742366B
公开(公告)日：2019-09-13
申请号：CN201610237320.8
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，NMOS器件及PN结器件；PN结器件的P区与NMOS器件的体区连接，PN结器件的N区与NMOS器件的栅连接。在P型本征区中进行N型重掺杂分别形成NMOS器件的源、漏区和体区，同时形成PN结器件；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行N型重掺杂形成栅；通过通孔和金属将NMOS器件的栅和PN结器件的N区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN104750922B
公开(公告)日：2019-01-11
申请号：CN201510136732.8
申请日：2015-03-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种SOI四端口网络及其系统，包括：第一端口、第二端口、第三端口以及第四端口，所述SOI器件进行射频建模时，栅极与所述第一端口连接，漏极与所述第二端口连接，源极与所述第三端口连接，体极与所述第四端口连接。通过SOI四端口网络，可以采用共源、共栅以及共漏电路中任意一种结构进行建模，各个端口根据需要进行电压设置。传统的两端口网络体电极只能接地，本发明的四端口网络体电极可以通过设置，获得不同体电压下的射频特性及噪声特性，使建模过程更加灵活。
-
公开(公告)号：CN108875105A
公开(公告)日：2018-11-23
申请号：CN201710338860.X
申请日：2017-05-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种SOI晶体管四端口网络射频模型参数提取方法，包括以下步骤：1）依据YGG提取栅电阻Rg及栅电容Cgg；2）依据YGS提取栅源电容Cgs，并依据YGD提取栅漏电容Cgd；3）依据YGS、Rg、Cgs及Cgd提取源电阻Rs，并依据YGD、Rg、Cgs及Cgd提取漏电阻Rd；4）依据YBS提取源体二极管结电容Csb，并依据YBD提取漏体二极管结电容Cdb；5）依据YBB提取体电阻Rb；6）依据漏区埋氧层与衬底的Y参数提取衬底电阻；7）依据漏区埋氧层与衬底的Y参数及ZBB提取衬底电容；8）依据ZCdbox提取漏区埋氧层电容；9）依据源区埋氧层与衬底的Y参数及YSS提取源区埋氧层电容。本发明通可以利用Y参数或Z参数直接对所述SOI晶体管四端口网络射频模型参数进行提取。
-
公开(公告)号：CN104409503B
公开(公告)日：2017-05-17
申请号：CN201410674653.8
申请日：2014-11-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423
Abstract: 本发明提出了一种多叉指栅极结构MOSFET的版图设计，包括半导体衬底、第一多叉指栅极结构、第二多叉指栅极结构、体接触区、源区及漏区，体接触区为第一多叉指栅极结构及第二多叉指栅极结构共用。通过采用体接触区公用的方法，可以提高体接触区利用率，降低寄生电容。相比较普通的体接触器件，其有源区的利用率高，在相同总的栅宽条件下，体接触区域面积减小了一半，可以集成度提高。因为中间体区为两侧有源区公用，金属连线所占面积降低，可以降低寄生电容。在不增加布线难度的情况下实现两侧栅极的并联，减小了栅极电阻。在不增加布线难度的情况下实现两侧漏极的并联，减小了漏极电阻。器件版图结构该设计方法在射频电路领域具有一定的应用价值。
-
Patent Agency Ranking
公开(公告)号：CN105895702A
公开(公告)日：2016-08-24
申请号：CN201610236469.4
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，NMOS器件及PN结器件；PN结器件的P区与NMOS器件的体接触区连接，PN结器件的N区与NMOS器件的栅连接。在P型本征区中进行N型重掺杂分别形成NMOS器件的源、漏区和PN结器件，再进行P型重掺杂形成NMOS器件的体接触区；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行N型重掺杂形成栅；通过通孔和金属将NMOS器件的栅和PN结器件的N区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体接触区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN105895702B
公开(公告)日：2019-09-13
申请号：CN201610236469.4
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，NMOS器件及PN结器件；PN结器件的P区与NMOS器件的体接触区连接，PN结器件的N区与NMOS器件的栅连接。在P型本征区中进行N型重掺杂分别形成NMOS器件的源、漏区和PN结器件，再进行P型重掺杂形成NMOS器件的体接触区；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行N型重掺杂形成栅；通过通孔和金属将NMOS器件的栅和PN结器件的N区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体接触区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN105845734B
公开(公告)日：2019-09-13
申请号：CN201610236465.6
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种P型动态阈值晶体管、制备方法及提高工作电压的方法，该P型动态阈值晶体管至少包括：衬底结构，位于所述衬底结构上的n个阈值可调结构；所述阈值可调结构至少包含两个PMOS管和两个二极管，两个PMOS管共用体区，所述体区为P型重掺杂区；两个二极管共用P区，并以两个PMOS管共用的体区作为P区；所述第一二极管的P区与所述第一PMOS管的栅连接，所述第二二极管的P区与所述第二PMOS管的栅连接。本发明通过在两个PMOS管的栅体连接通路上各形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了P型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN110223981A
公开(公告)日：2019-09-10
申请号：CN201910488313.9
申请日：2019-06-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明提供一种柔性SOI器件结构及其制备方法，该结构自下而上依次包括：柔性衬底；第一背栅区、第二背栅区以及背栅间隔离部；绝缘埋层；位于绝缘埋层上方的第一有源区、第二有源区，以及器件隔离部，该第一、第二有源区分别包括：栅区、位于栅区下的体区、以及分别位于体区横向两端的源极和漏极；位于最上方的层间介质层；以及依次贯穿层间介质层、器件隔离部以及绝缘埋层的接触孔，接触孔中填充导电材料形成接触部，通过接触部对第一背栅区和第二背栅区施加偏压；其中，第一背栅区和第二背栅区通过背栅间隔离部彼此电隔离。本发明通过增加背栅间隔离部，实现背栅器件的独立调制，同时本发明还实现了该柔性SOI器件结构的柔性化制备。
-
公开(公告)号：CN105845398B
公开(公告)日：2018-04-17
申请号：CN201610168527.4
申请日：2016-03-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01F27/36
Abstract: 本发明提供一种电感屏蔽环包括：平面螺旋电感及屏蔽环；所述平面螺旋电感位于所述屏蔽环中心位置，所述屏蔽环为不连续的金属块组成的环状，所述金属块通过通孔与扩散区连接。本发明提供了一种电感屏蔽环，用于解决现有技术中平面螺旋电感屏蔽环版图占用面积大，电感品质因数低的问题。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.122 seconds)
