一种带有绝缘埋层的晶圆的表面处理方法

    公开(公告)号:CN101707187B

    公开(公告)日:2012-02-01

    申请号:CN200910199623.5

    申请日:2009-11-27

    Abstract: 一种带有绝缘埋层的晶圆的表面处理方法,包括如下步骤:提供一晶圆,所述晶圆包括支撑衬底、顶层半导体层以及设置于两者之间的绝缘埋层,所述顶层半导体层的材料为单晶硅;对顶层半导体层实施化学机械抛光,所述抛光工艺的抛光压力是20至35kPa;清洗抛光后的表面,所述清洗采用将双氧水和氨水与纯净水相互混合的方法制备而成,混合前双氧水和氨水任意一种的体积都低于纯净水体积的1/150。本发明的优点在于,调整的抛光和清洗步骤中的工艺参数,尤其是调整抛光的压力和清洗液的配方,可以保证即能够实现抛光和清洗的目的,又不至于消耗太多的顶层半导体层。

    带有电荷陷阱和绝缘埋层衬底的制备方法

    公开(公告)号:CN105261586A

    公开(公告)日:2016-01-20

    申请号:CN201510526031.5

    申请日:2015-08-25

    CPC classification number: H01L21/76251

    Abstract: 本发明提供了一种带有电荷陷阱和绝缘埋层衬底的制备方法,包括如下步骤:提供支撑衬底和器件衬底;在所述支撑衬底表面形成多晶层作为电荷陷阱;在所述多晶层表面和器件衬底表面中的至少一表面形成绝缘层;以所述绝缘层作为中间层,将支撑衬底与器件衬底键合;键合后对键合界面进行热处理,加热温度范围是300℃至800℃。本发明的优点在于在键合后采用低温热处理代替现有技术中的高温热处理技术,有效的避免了多晶层在高温条件下的晶粒聚集,使多晶层的电阻率维持在较高的水平。

    对衬底的多层膜表面的颗粒几何尺寸进行无损检测的方法

    公开(公告)号:CN101354236B

    公开(公告)日:2010-06-02

    申请号:CN200810041407.3

    申请日:2008-08-05

    Abstract: 一种对衬底的多层膜表面的颗粒尺寸进行无损检测的方法,提供表面具有多层膜结构的待测衬底,检测附着于衬底的多层膜表面的颗粒的几何尺寸。采用标准测试颗粒对应分布于与待测衬底具有相同多层膜结构的测试衬底的多层膜表面,建立标准颗粒的散射光强的高斯峰宽度与相应的实际几何尺寸之间的转换关系,作为测定表面颗粒尺寸的依据。本发明的优点在于,由于高斯峰宽度与几何尺寸之间的转换关系是基于多层膜表面建立的,再用于测定先通的多层膜表面颗粒尺寸,因此可以排除多层膜表面由于多次反射对散射光造成的干扰,提高测试的可靠性。

    带有电荷陷阱和绝缘埋层衬底的制备方法

    公开(公告)号:CN105261586B

    公开(公告)日:2018-05-25

    申请号:CN201510526031.5

    申请日:2015-08-25

    Abstract: 本发明提供了一种带有电荷陷阱和绝缘埋层衬底的制备方法,包括如下步骤:提供支撑衬底和器件衬底;在所述支撑衬底表面形成多晶层作为电荷陷阱;在所述多晶层表面和器件衬底表面中的至少一表面形成绝缘层;以所述绝缘层作为中间层,将支撑衬底与器件衬底键合;键合后对键合界面进行热处理,加热温度范围是300℃至800℃。本发明的优点在于在键合后采用低温热处理代替现有技术中的高温热处理技术,有效的避免了多晶层在高温条件下的晶粒聚集,使多晶层的电阻率维持在较高的水平。

    低翘曲度的半导体衬底的制备方法

    公开(公告)号:CN103560106A

    公开(公告)日:2014-02-05

    申请号:CN201310590120.7

    申请日:2013-11-22

    Inventor: 叶斐 陈猛 陈国兴

    Abstract: 本发明提供一种低翘曲度的半导体衬底的制备方法,其特征在于,包括如下步骤:提供第一衬底及第二衬底,所述第一衬底具有相对的第一表面和第二表面,所述第一表面上设置有第一绝缘层,所述第二表面上设置有第二绝缘层,所述第二衬底包括支撑层、支撑层表面的氧化层以及氧化层表面的器件层;以器件层及第一绝缘层为中间层,将第一衬底与第二衬底键合在一起;在所述第二绝缘层表面粘贴形成一保护层,所述第二绝缘层和保护层的作用在于调整所述半导体衬底的翘曲度。本发明的优点在于,在衬底的第二绝缘层表面粘贴保护层,所述保护层能够防止第二绝缘层被腐蚀,从而能有效地降低晶片的翘曲度。

    带有空腔的衬底的制备方法

    公开(公告)号:CN103241708A

    公开(公告)日:2013-08-14

    申请号:CN201310175322.5

    申请日:2013-05-14

    Abstract: 本发明提供了一种带有空腔的衬底的制备方法,包括如下步骤:提供支撑衬底和器件衬底,所述支撑衬底用于键合的表面内具有凹槽;在真空环境下将支撑衬底和器件衬底键合在一起;减薄器件衬底至预定厚度。本发明的优点在于,键合是在真空中进行的,即使器件衬底变薄,外界对空腔的压力也是由外向内的,这个压力只会对支撑衬底和器件衬底之间的键合结合面起到加固的作用,而不会导致碎片。

    带有电荷陷阱和绝缘埋层衬底的制备方法

    公开(公告)号:CN105140107B

    公开(公告)日:2019-03-29

    申请号:CN201510526087.0

    申请日:2015-08-25

    Abstract: 本发明提供了一种带有电荷陷阱和绝缘埋层衬底的制备方法,包括如下步骤:提供支撑衬底;在所述支撑衬底表面形成多晶层作为电荷陷阱;在所述多晶层表面形成覆盖层,所述覆盖层为非晶绝缘材料;抛光所述覆盖层的表面;以被抛光的表面作为键合面,与一器件衬底键合。本发明的优点在于,采用了非晶绝缘的覆盖层作为键合表面,避免了直接对多晶层实施抛光和键合,降低了抛光和键合的难度。

    带有空腔的半导体衬底的制备方法

    公开(公告)号:CN103400797A

    公开(公告)日:2013-11-20

    申请号:CN201310355143.X

    申请日:2013-08-15

    Abstract: 本发明提供一种带有空腔的半导体衬底的制备方法,包括如下步骤:提供第一衬底与第二衬底,第一衬底包括支撑层、支撑层表面的氧化层以及氧化层表面的器件层;在第二衬底表面形成图形化的空腔;在第二衬底和/或器件层表面形成绝缘层;以绝缘层和器件层为中间层,将第一衬底与第二衬底键合在一起;对键合后的衬底实施退火步骤;对第一衬底的支撑层实施机械研磨以减薄,并保留厚度大于5μm的支撑层;对保留部分的支撑层实施化学机械抛光以将保留部分的支撑层全部去除;腐蚀去除氧化层,形成带有空腔的半导体衬底。本发明的优点在于,采用机械研磨、化学机械抛光及腐蚀结合的方式,防止顶层硅层在机械研磨过程中由于只有局部支撑而破碎的情况发生。

    带有空腔的衬底的制备方法

    公开(公告)号:CN103258778A

    公开(公告)日:2013-08-21

    申请号:CN201310175296.6

    申请日:2013-05-14

    Abstract: 本发明提供了一种带有空腔的衬底的制备方法,包括如下步骤:提供支撑衬底和器件衬底,所述支撑衬底用于键合的表面内具有凹槽;将支撑衬底和器件衬底键合在一起;向器件衬底的中心方向研磨键合后的器件衬底边缘,至去除器件衬底边缘的悬空部分;研磨减薄器件衬底至预定厚度。本发明的优点在于,在研磨减薄之前首先去除边缘悬空部分,防止当减薄到某一厚度之后,器件衬底的边缘悬空处由于没有键合界面的加固保护作用,会因无法承受应力作用而发生碎裂,从而降低了在研磨的过程中发生碎边的几率。

Patent Agency Ranking