-
公开(公告)号：CN1241204C
公开(公告)日：2006-02-08
申请号：CN02141161.1
申请日：2002-07-08
Applicant: 三菱电机株式会社
Inventor： 日高秀人
IPC: G11C11/15
CPC classification number: G11C11/15
Abstract: 本发明的目的在于提供能与形成磁隧道结的隧道膜厚的制造离散性相对应以确保数据读出容限的薄膜磁性体存储器的结构。恒定电流供给电路(70)生成与控制电压(Vctr)对应的恒定电流(I(Read))。根据恒定电流(I(Read))来设定在数据读出时通过构成存储单元的隧道磁阻元件的数据读出电流。恒定电流供给电路(70)包含：根据外部输入生成能调整的基准电压(Vrs)的电压调整电路(100)；根据基准电压(Vrs)生成恒定电流(I(Read))的电流源(104)；以及在通常工作时将基准电压(Vrs)作为控制电压(Vctn)传递给电流源(104)用的电压切换电路(103)。
-
公开(公告)号：CN1241203C
公开(公告)日：2006-02-08
申请号：CN02126168.7
申请日：2002-07-09
Applicant: 三菱电机株式会社
Inventor： 日高秀人
CPC classification number: G11C11/16
Abstract: 对应于选择列的两条互补的位线BL、/BL，经由被选择的MTJ存储单元与假存储单元DMC各一个下拉至接地电压，同时经由读出驱动器选择门RCDG上拉至电源电压。对应于选择列的读出门RG，以与其所对应的两条互补位线的电压相应的驱动力，分别驱动两条互补的读出数据总线RDB、/RDB。数据读出电路51R，基于两条互补的读出数据总线的电压差进行数据读出。电源电压，基于对MTJ存储单元的隧道绝缘膜可靠性的考虑加以确定。
-
公开(公告)号：CN1191585C
公开(公告)日：2005-03-02
申请号：CN01143373.6
申请日：2001-12-21
Applicant: 三菱电机株式会社
Abstract: 本发明的课题是，对于多个DRAM芯(100.1～100.n)共同地设置内建自测试电路(300)和内建冗余解析电路(400)。内建冗余解析电路(400)根据来自内建自测试电路(300)的地址信号和有缺陷存储单元的检测结果，决定应该用各多个预备存储单元行和预备存储单元列置换的有缺陷地址。内建冗余解析电路(400)根据成为测试对象的DRAM芯的容量，限制存储有缺陷地址的地址存储电路的有效使用区域。
-
公开(公告)号：CN1467742A
公开(公告)日：2004-01-14
申请号：CN03119802.3
申请日：2003-02-28
Applicant: 三菱电机株式会社
Inventor： 日高秀人
CPC classification number: G11C11/15
Abstract: 利用在每条写字线(WWL)上配置的写驱动电路(WWD)，对选择行的写字线(WWL)供给数据写入电流(Iww)，对与选择行邻接的写字线(WWL)在与数据写入电流相反的方向上供给磁场消除电流(ΔIww)。在各写驱动电路(WWD)中，利用第1和第2驱动晶体管(101、102)这两者的接通来供给数据写入电流(Iww)，只利用第2驱动晶体管(102)的接通来供给磁场消除电流(ΔIww)。
-
公开(公告)号：CN1467740A
公开(公告)日：2004-01-14
申请号：CN03104399.2
申请日：2003-02-12
Applicant: 三菱电机株式会社
Inventor： 日高秀人
IPC: G11C11/15
CPC classification number: G11C11/16 , G11C29/24 , G11C29/804 , G11C29/816 , G11C29/848
Abstract: 相对配置成行列状的多个正规存储单元(MC)，虚拟存储单元(DMC)配置成和正规存储单元(MC)共有存储单元列且形成虚拟存储单元行。当正规存储单元(MC)和虚拟存储单元(DMC)出现不良存储单元时，使用冗余列(11C)，以存储单元列为单位进行替换修复。冗余列(11C)不仅包含修复正规存储单元(MC)的备用存储单元(SMC)，还包含修复虚拟存储单元(DMC)的备用虚拟存储单元(SDMC)。
-
Patent Agency Ranking
-
公开(公告)号：CN1402253A
公开(公告)日：2003-03-12
申请号：CN02126168.7
申请日：2002-07-09
Applicant: 三菱电机株式会社
Inventor： 日高秀人
CPC classification number: G11C11/16
Abstract: 对应于选择列的两条互补的位线BL、/BL，经由被选择的MTJ存储单元与假存储单元DMC各一个下拉至接地电压，同时经由读出驱动器选择门RCDG上拉至电源电压。对应于选择列的读出门RG，以与其所对应的两条互补位线的电压相应的驱动力，分别驱动两条互补的读出数据总线RDB、/RDB。数据读出电路51R，基于两条互补的读出数据总线的电压差进行数据读出。电源电压，基于对MTJ存储单元的隧道绝缘膜可靠性的考虑加以确定。
-
公开(公告)号：CN1385860A
公开(公告)日：2002-12-18
申请号：CN02119916.7
申请日：2002-05-16
Applicant: 三菱电机株式会社
Inventor： 日高秀人
IPC: G11C11/15
CPC classification number: G11C11/15
Abstract: 在读出数据之前,各位线(BL)及源线(SL)被预充电至电源电压(VDD)。在读出数据时,只在被选存储单元列内,对应的位线(BL)与数据总线(DB)耦合,同时对应的源线(SL)在接地电压(VSS)下被驱动。在非被选存储单元列中,各位线(BL)及源线(SL)保持预充电过的电源电压(VDD)。由于不直接作用于数据读出,在非被选存储单元列所对应的位线(BL)中不产生充放电电流,因而可以降低在数据读出时的消耗电力。
-
公开(公告)号：CN1349226A
公开(公告)日：2002-05-15
申请号：CN01122086.4
申请日：2001-05-21
Applicant: 三菱电机株式会社
Inventor： 日高秀人
CPC classification number: G11C11/15 , G11C11/1655 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1697
Abstract: 与MTJ存储单元的各列对应地配置折叠型位线对。形成位线对的2条位线(BL,/BL)通过列选择门(CSG1～CSGm)分别与形成数据I/O线对DI/OP的2条数据线(IO,/IO)连接。在数据写入时,与各位线对对应地配置的均衡化晶体管(62)导通。数据写入电流控制电路(51)将2条数据线(IO,I/O)分别设定在高电位状态(Vcc)或低电位状态(Vss),故可以根据写入数据的电平简单地控制作为为往复电流流过位线对的数据写入电流的方向。
-
公开(公告)号：CN1347121A
公开(公告)日：2002-05-01
申请号：CN01125883.7
申请日：2001-08-27
Applicant: 三菱电机株式会社
Inventor： 日高秀人
IPC: G11C11/15
CPC classification number: H01L27/228 , G11C8/08 , G11C11/15 , G11C11/16
Abstract: 对于MTJ存储单元,独立地设置分别在数据写入和数据读出时使用的写入字线(WWL)和读出字线(RWL)。通过在列方向上分割存储器阵列(10)而形成的每个区域(AR1、AR2)中分割配置读出字线(RWL),可减少读出字线(RWL)中的信号传送延迟,实现数据读出工作的高速化。根据行选择结果,与写入字线(WWL)分层次地控制各读出字线(RWL)的激活。字线电流控制电路(40)与上述数据写入时和上述数据读出时的每一时候相对应,形成和隔断写入字线(WWL)中的电流路径。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.054 seconds)
