显示装置
    15.
    发明公开

    公开(公告)号:CN107703650A

    公开(公告)日:2018-02-16

    申请号:CN201710666680.4

    申请日:2017-08-07

    Inventor: 村井博之

    Abstract: 目的在于,在具有多个显示画面的显示装置中,对无法在显示面板正常显示图像的状态进行检测。从源极IC(113)的内部的移位寄存器发送的最终信号通过与在末端配置的源极IC(113)连接的源极检测配线(121)而被发送至定时控制器(120)。同样地,从栅极IC(116)的移位寄存器发送的最终信号通过与末端的栅极IC(116)连接的栅极检测配线(122)而被发送至定时控制器(120)。在定时控制器(120)中,监测(监视)通过源极检测配线(121)、栅极检测配线(122)发送的信号是否被以正常的定时输出。

    分频电路、电源电路及显示装置

    公开(公告)号:CN1835365B

    公开(公告)日:2014-03-05

    申请号:CN200610058828.8

    申请日:2006-03-01

    CPC classification number: H02M3/07 G09G3/3696 G09G2330/028 H03B19/14

    Abstract: 本发明对采用低温多晶硅工艺的驱动电路一体型显示装置,提供工作容限大的分频电路。构成分频电路(50)的级联的单位分频电路FD1~FDn之中,对初级单位分频电路(FD1)附加电平移位器(60)和电荷泵电路(70)。电荷泵电路(70)基于点时钟信号(信号DCLK)将输入电压升压并生成升压电压,并向初级单位分频电路(FD1)供给,初级单位分频电路(FD1)用升压电压来驱动,因此提高了电流驱动能力。通过提高被输入频率较大的点时钟信号的初级单位分频电路(FD1)的驱动能力,能够增大分频电路(50)的工作容限。

    移位寄存器电路及设有该电路的图像显示装置

    公开(公告)号:CN100565711C

    公开(公告)日:2009-12-02

    申请号:CN200710085854.4

    申请日:2007-02-25

    Abstract: 本发明的目的在于抑制移位寄存器电路输出的同步的2个输出信号之间的影响。本发明的移位寄存器电路设有:栅线用输出端子(OUT)和时钟端子(CK)之间的晶体管(Q1);进位信号输出端子(OUTD)和时钟端子(CK)之间的晶体管(Q2);以及进位信号输出端子(OUTD)和第1电源端子(s1)之间的晶体管(Q2D)。晶体管(Q2、Q2D)的栅极相互连接。另外,连接在晶体管(Q1)的栅极和第2电源端子(s2)之间的晶体管(Q3)和连接在晶体管(Q1D)的栅极和第2电源端子(s2)之间的晶体管(Q3D)的栅极共同连接在输入端子(IN)上。

    移位寄存器电路及具备它的图像显示装置

    公开(公告)号:CN100530438C

    公开(公告)日:2009-08-19

    申请号:CN200610004613.8

    申请日:2006-01-26

    CPC classification number: G11C19/28 G09G3/3677 G11C19/184

    Abstract: 提供可防止泄漏电流导致的误动作的移位寄存器电路以及搭载它的显示装置。在移位寄存器电路的输出级,具有在输出端子OUT-第1时钟端子A间连接的晶体管T1和在输出端子OUT-地GND间连接的晶体管T2。晶体管T1的栅极(结点N1)-地GND间连接有串联连接的晶体管T4、T7。晶体管T4、T7间的结点N3经由晶体管T8与电源VDM连接。由于晶体管T8的栅极与结点N1连接,若晶体管T4、T7截止,结点N1的电平上升,则晶体管T8导通,对结点N3施加规定的电压。

Patent Agency Ranking