-
公开(公告)号：CN1335697A
公开(公告)日：2002-02-13
申请号：CN01133150.X
申请日：2001-07-25
Applicant: 三菱电机株式会社
IPC: H04L1/00
CPC classification number: H04L1/0059 , H03M13/09 , H03M13/15 , H03M13/152 , H03M13/2933 , H03M13/356 , H03M13/3715 , H03M13/41 , H03M13/6362 , H03M13/6516 , H04L1/0025 , H04L1/0041 , H04L1/005 , H04L1/0051 , H04L1/0052 , H04L1/0061 , H04L1/0065 , H04L1/0066
Abstract: 现有数字无线通信因在错误控制中使用了1/2以上的信道容量,所以耐错性强,可以在短时间内以高速传送来传送数字压缩动画,但是如数字MCA系统那样以低比特数据传送来传送如画像数据那样大容量信息,则虽然传送的错误少但传送时间长。而如减少冗余,则传送时间虽短,但耐错性弱。其解决方法是用多个纠错来保护数据的方法,首先发送数据及冗余小的纠错码的编码序列,接着,在数据,所述纠错码的编码序列,保护对同一数据进行保护的纠错能力大的其他纠错序列的纠错码的检验部分,其纠错码的编码序列,对所述纠错编码序列进行保护的纠错能力大的其他的纠错码的检验部分,该其他纠错码的编码序列中,发送某1项。
-
公开(公告)号：CN116848513A
公开(公告)日：2023-10-03
申请号：CN202180093825.0
申请日：2021-11-22
Applicant: 三菱电机株式会社
IPC: G06F11/34
Abstract: 数据分析装置(2)具有：字符串分类部(211)和数值分类部(212)，它们取得分别具有能够在序列内和序列间进行元素的顺序关系比较的索引的、将与作为分析对象的信息系统有关的字符串设为元素的序列数据和将表示构成信息系统的设备的状态的数值设为元素的序列数据，按照取得的每个序列数据将元素分类到分类类别，输出将表示分类类别的分类值设为元素的序列数据；序列统合部(213)，其把将字符串的分类值设为元素的序列数据和将数值的分类值设为元素的序列数据统一成一个序列数据；以及频繁模式检测部(215)，其使用序列统合部(213)统一成一个的序列数据，检测频繁的元素的组合即频繁模式的发生。
-
公开(公告)号：CN108028668B
公开(公告)日：2019-03-19
申请号：CN201580082885.7
申请日：2015-09-07
Applicant: 三菱电机株式会社
IPC: H03M13/27
Abstract: 纠错编码器(10)具有交织电路(31)、编码运算电路(321、322)和解交织电路(33)。交织电路(31)在标准速模式时，根据在1个系统的传输帧中以C列间隔排列的多列比特生成1个系统的编码前比特序列(IL1)，在2倍速模式时，根据在2个系统中的各系统的传输帧中以C/2列间隔排列的多列比特生成编码前比特序列(IL1、IL2)。编码运算电路(321、322)对1个系统的编码前比特序列(IL1)或2个系统的编码前比特序列(IL1、IL2)实施纠错编码。
-
公开(公告)号：CN105814799B
公开(公告)日：2019-03-01
申请号：CN201480066943.2
申请日：2014-11-07
Applicant: 三菱电机株式会社
Abstract: 纠错解码装置具备与LDPC码的检查矩阵的列以及行分别对应地设置的列运算器(201)以及行运算器(211～213)，列运算器(201)从接收序列的接收LLR(对数似然比)和行运算器(211～213)输入行LLR，计算接收序列的接收LLR与来自行运算器(211～213)的行LLR的合计值(z1)，行运算器(211～213)保持在上次运算时获得的与行LLR或列LLR相关的运算结果，采用从列运算器(201)输入的合计值和所保持的运算结果来计算列LLR，根据所算出的列LLR计算行LLR，输出给列运算器(201)。
-
公开(公告)号：CN104584440B
公开(公告)日：2018-02-27
申请号：CN201380044943.8
申请日：2013-08-27
Applicant: 三菱电机株式会社
CPC classification number: H04L7/0016 , H03M13/1105 , H03M13/1515 , H03M13/152 , H03M13/45 , H03M13/63 , H04B1/76 , H04L1/005 , H04L1/0057 , H04L7/0079 , H04L7/033
Abstract: 本发明提供接收机、发送机以及通信方法，即使在产生相位滑移时也发挥接近于同步检波的性能。具备发送在纠错编码后实施了调制的发送信号的发送机(10)、和接收机(20)，该接收机(20)包含接收发送信号并取得同步而进行解调的相位补偿部(21、22)以及对解调后的接收数据进行解码处理的纠错解码部(23～25)，发送机将由多个导频序列构成的信号作为发送信号的一部分进行发送，接收机具有相位滑移估计处理功能：利用多个导频序列通过相位补偿部估计相位滑移，通过纠错解码部估计相位差成分，由此校正接收数据的相位。
-
Patent Agency Ranking
公开(公告)号：CN102612806B
公开(公告)日：2015-01-28
申请号：CN201080051934.8
申请日：2010-11-11
Applicant: 三菱电机株式会社
IPC: H03M13/19
CPC classification number: H03M13/1102 , H03M13/1174 , H03M13/1182 , H03M13/35 , H03M13/6516
Abstract: 本发明提供一种通过与可变编码率对应的高效的编码方法或者部件来实现在使码长固定的状态下能够改变编码率的LDPC码生成方法从而不用改变码长就能够调整LDPC码的编码率的纠错方法和装置以及使用了它们的通信系统。本发明的纠错方法具备：行分割工序（S3），根据1个奇偶校验矩阵，将一部分或者所有行的每个行分割为2个以上的行；以及码构成工序，构成任意的编码率的多个LDPC码。
-
公开(公告)号：CN102130742B
公开(公告)日：2014-07-09
申请号：CN201110005884.6
申请日：2011-01-13
Applicant: 三菱电机株式会社
IPC: H04L1/00
CPC classification number: H04L1/0071 , H03M13/1102 , H03M13/1515 , H03M13/152 , H03M13/23 , H03M13/271 , H03M13/29 , H03M13/2945 , H03M13/2957 , H03M13/2963 , H03M13/356 , H03M13/6561 , H03M13/6577 , H04L1/0065
Abstract: 提供一种纠错编码装置和方法、及纠错解码装置和方法，提高处理吞吐量，并且提高纠错能力。具备：进行外码的编码处理的外编码电路(33)和进行内码的编码处理的内编码电路(34)，而且具备进行将并行输入序列分类为特定的通道并针对每个内部帧进行特定的桶形移位的交织处理的内编码输入电路(54)，通过实施将并行输入序列分类为特定的通道并针对每个内部帧进行特定的桶形移位的交织，使信息序列区域和奇偶序列区域的分配变得均匀，提高处理吞吐量并且提高纠错能力。
-
公开(公告)号：CN101069356A
公开(公告)日：2007-11-07
申请号：CN200580041257.0
申请日：2005-12-01
Applicant: 三菱电机株式会社
CPC classification number: H03M13/1188 , H03M13/1117 , H03M13/112 , H03M13/1137 , H03M13/114 , H03M13/118 , H03M13/1185 , H03M13/3911 , H03M13/6583 , H04L1/005 , H04L1/0057
Abstract: 一种解码装置，具备：行处理部(5)及列处理部(6)，针对经过低密度奇偶校验编码的接收信号，按每一位或者预定的多个位逐个执行利用按照Min－Sum算法的行处理及列处理的概率信息的算出及其更新；解码结果判定部(8)，根据事后值的硬判定来决定解码结果并进行奇偶校验以判定解码结果的正误；以及控制部，基于解码结果判定部(8)的判定结果来控制利用行处理部(5)及列处理部(6)的解码处理的反复。
-
公开(公告)号：CN108028668A
公开(公告)日：2018-05-11
申请号：CN201580082885.7
申请日：2015-09-07
Applicant: 三菱电机株式会社
IPC: H03M13/27
CPC classification number: H04L1/0071 , H03M13/2703 , H03M13/2792 , H03M13/2796 , H03M13/6508 , H03M13/6561 , H03M13/6563 , H04J3/1652 , H04L1/0041
Abstract: 纠错编码器(10)具有交织电路(31)、编码运算电路(321、322)和解交织电路(33)。交织电路(31)在标准速模式时，根据在1个系统的传输帧中以C列间隔排列的多列比特生成1个系统的编码前比特序列(IL1)，在2倍速模式时，根据在2个系统中的各系统的传输帧中以C/2列间隔排列的多列比特生成编码前比特序列(IL1、IL2)。编码运算电路(321、322)对1个系统的编码前比特序列(IL1)或2个系统的编码前比特序列(IL1、IL2)实施纠错编码。
-
公开(公告)号：CN106031115B
公开(公告)日：2017-09-15
申请号：CN201580010796.1
申请日：2015-02-16
Applicant: 三菱电机株式会社
IPC: H04L27/38
CPC classification number: H04L27/3483 , H04L25/067 , H04L27/2331 , H04L27/3444 , H04L27/38
Abstract: 本发明提供抑制电路规模并且抑制似然度的精度劣化的似然度生成装置等。求出16QAM信号的似然度的似然度生成装置具有：第1似然度生成部，其根据将所述16QAM信号的16QAM信号点映射至星座图上时I轴成分和Q轴成分各自与似然度之间的关系，生成各个所述信号点的2比特的似然度；以及第2似然度生成部，其将所述16QAM信号的16QAM信号点的I轴成分和Q轴成分作为自变量，按照该信号点在用各比特可取的值对星座图进行区域划分而得到的查找表中的位置，生成该信号点的所述2比特以外的2比特的似然度。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.024 seconds)
