-
公开(公告)号：CN108370253A
公开(公告)日：2018-08-03
申请号：CN201580085421.1
申请日：2015-12-24
申请人： 英特尔公司
CPC分类号： H03M13/116 , H03M13/1122 , H03M13/1134 , H03M13/1137 , H03M13/114 , H04L1/18
摘要： 一种用于执行由一个或多个奇偶校验式表征的码字的流水线解码的流水线解码系统可以包括：第一流水线级电路，被配置为处理由码字的一个或多个第一奇偶校验式组成的第一奇偶校验集，并且处理由码字的一个或多个第二奇偶校验式组成的第二奇偶校验集；第二流水线级电路，被配置为基于码字的第一估计值来生成第二奇偶校验集的一个或多个码字更新消息；和第三流水线级电路，被配置为利用第一奇偶校验集的一个或多个码字更新消息来更新码字的第一估计值，以获得码字的第二估计值。
-
公开(公告)号：CN105075128B
公开(公告)日：2018-07-17
申请号：CN201480008419.X
申请日：2014-02-13
申请人： 高通股份有限公司
发明人： T·J·理查德森
CPC分类号： H03M13/1105 , H03M13/036 , H03M13/1137 , H03M13/116 , H03M13/1168 , H03M13/118 , H03M13/1185 , H03M13/1188 , H03M13/611 , H03M13/6362
摘要： 公开了一种数据编码的方法。编码器接收一组信息比特并基于经匹配式提升的LDPC码对该组信息比特执行LDPC编码操作以产生码字。经匹配式提升的LDPC码基于交换提升群并且包括数个奇偶比特以及用以确定这些奇偶比特的值的子矩阵。提升群(Z)的阶数对应于提升的大小。该子矩阵的行列式是以下形式的多项式：ga+(g0+gL)P，其中g0是该群的幺元，g0＝gL2^k，并且P是与该提升群相关联的二进制群环的任意非零元素。匹配的经提升LDPC码可以基于准循环提升，其中该子矩阵的行列式是以下形式：xa+(1+xL)P(x)，其中P(x)具有至少两项并且对于正整数k有2kL模Z＝0。
-
公开(公告)号：CN103069720B
公开(公告)日：2016-11-23
申请号：CN201180038008.1
申请日：2011-08-03
申请人： 松下知识产权经营株式会社
IPC分类号： H03M13/19
CPC分类号： H03M13/13 , H03M13/1111 , H03M13/1131 , H03M13/1137 , H03M13/116 , H03M13/1188 , H03M13/616 , H03M13/6527
摘要： 既能共用电路以抑制电路规模的增大，又能进行与多个编码率对应的LDPC（Low‑DensityParity‑Check，低密度奇偶校验）解码。当设定编码率为编码率比第1编码率大的第2编码率时，列处理行处理运算单元（120A）使用从与对应于第2编码率的第2校验矩阵相应的分散校验矩阵中，选择与构成第1部分矩阵的列数相同数的列并组合而成的分散部分矩阵。这里，分散校验矩阵是扩展第2校验矩阵的行数，并将第2校验矩阵中的第2校验矩阵的行权重大的行的元素分散配置到该行与扩展行所得的矩阵。此时，列处理行处理运算单元（120A）使用行权重为第1部分矩阵的行权重以下的分散部分矩阵。
-
公开(公告)号：CN103155421B
公开(公告)日：2016-11-09
申请号：CN201280003336.2
申请日：2012-01-11
申请人： 马维尔国际贸易有限公司
CPC分类号： H03M13/1108 , H03M13/1117 , H03M13/1128 , H03M13/1131 , H03M13/1137 , H03M13/116 , H03M13/2909 , H03M13/3707
摘要： 描述与LDPC解码器架构相关联的系统、方法和其它实施例。根据一个实施例，一种装置包括超奇偶校验矩阵。超矩阵与低密度奇偶校验(LDPC)码矩阵的至少一部分相对应。超奇偶校验矩阵耦合到高吞吐量LDPC解码器和低吞吐量LDPC解码器。超奇偶校验矩阵包括n个奇偶校验矩阵。奇偶校验矩阵包括与x个校验节点处理单元相对应的x行和与y个位节点处理单元相对应的y列。因此，超奇偶校验矩阵包括与nx个校验节点处理单元相对应的nx行和与ny个位节点处理单元相对应的ny列。选择数目n、x和y从而使得高吞吐量解码器能够在单个时间单位中处理与超奇偶校验矩阵对应的ny个码字位并且低吞吐量解码器能够在单个时间单位中处理与超奇偶校验矩阵相对应的y个码字位。
-
公开(公告)号：CN105846832A
公开(公告)日：2016-08-10
申请号：CN201610162828.6
申请日：2016-03-21
申请人： 联想(北京)有限公司
IPC分类号： H03M13/11
CPC分类号： H03M13/1137
摘要： 本发明实施例公开了一种校验节点运算单元、校验节点、存储设备及信息处理方法，所述校验节点运算单元包括：比较模块，用于通过比较获取变量节点传输给校验节点的信息中的最小值；映射模块，用于根据映射规则及所述最小值，获取削减后的最小值或次小值。
-
公开(公告)号：CN103190080B
公开(公告)日：2016-01-20
申请号：CN201180052487.2
申请日：2011-10-28
申请人： JVC建伍株式会社
发明人： 速水淳
IPC分类号： H03M13/19
CPC分类号： H03M13/07 , H03M13/09 , H03M13/1117 , H03M13/112 , H03M13/1137 , H03M13/114 , H03M13/1162 , H03M13/118 , H03M13/1185 , H03M13/1188 , H03M13/2906 , H03M13/3911 , H03M13/658 , H03M13/6583 , H04L1/0057
摘要： 校验节点处理部（56）针对所输入的数据，按照奇偶校验矩阵的各行，基于估计值比来更新外部值比。确定部（60）从与更新后的外部值比对应、且由奇偶校验矩阵的行和列来确定的元素中，确定出列相同而行不同的新的元素。确定部（60）确定出同一列中所包含的多个元素中的、在校验节点处理部（56）中接下来要被更新的元素作为新的元素。在校验节点处理部（56）中的各行的更新结束后，变量节点处理部（58）针对所确定的新的元素，基于外部值比来更新估计值比。校验节点处理部（56）和变量节点处理部（58）交替反复地执行处理。
-
公开(公告)号：CN104995844A
公开(公告)日：2015-10-21
申请号：CN201480008777.0
申请日：2014-02-04
申请人： 马维尔国际贸易有限公司
CPC分类号： H03M13/1108 , H03M13/1137 , H03M13/1171
摘要： 系统和方法被提供用于具有对于LDPC码可靠性输入的比特翻转解码。LDPC解码器接收变量节点的变量节点值和可靠性数据，以及与所述变量节点相关联的校验节点的校验节点值。电路基于接收的可靠性数据和接收的校验节点值产生更新的变量节点值。该电路也基于更新的变量节点值产生用于至少一个校验节点的更新的校验节点值。更新的规则可以是基于变量节点值的校验是否被满足或未被满足，变量节点值是否基于可靠性数据值而先前已经被更新、翻转或切换，或者它们的适当组合。
-
公开(公告)号：CN101341659B
公开(公告)日：2012-12-12
申请号：CN200580032386.3
申请日：2005-08-03
申请人： DTVG许可公司
IPC分类号： H03M13/00
CPC分类号： H03M13/1185 , H03M13/1137 , H03M13/152 , H03M13/2906 , H04B7/02 , H04L1/005 , H04L1/0057 , H04L1/0625
摘要： 公开了用于设计LDPC码的方法和系统。根据本发明的方法包括：配置多个并行累计引擎，该多个并行累计引擎的个数等于M；使用该多个并行累计引擎在第一组特定的奇偶位地址累计第一信息位；对每个新的信息位为第一组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；在从该特定奇偶位地址偏移了预定偏移量的奇偶位地址处累计后续信息位，直到达到M+1个信息位；使用该多个并行累计引擎在第二组特定奇偶位地址累计下M个信息位；对每个新的信息位为第二组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；并且重复累计和增加地址，直到信息位耗尽。
-
公开(公告)号：CN102638274A
公开(公告)日：2012-08-15
申请号：CN201210075946.5
申请日：2005-07-18
申请人： 摩托罗拉移动公司
发明人： 宇菲·W·布兰肯希普 , T·基思·布兰肯希普 , 布赖恩·K·克拉松
IPC分类号： H03M13/11
CPC分类号： H03M13/116 , H03M13/1137 , H03M13/118 , H03M13/1185 , H03M13/1188
摘要： 建议了一种结构化的奇偶校验矩阵H，其中H是基础矩阵Hb的扩展。基础矩阵Hb包括区段Hb1和区段Hb2。区段Hb2包含具有权重wh＞＝3的列hb和具有双对角结构的H′b2，对于H′b2中在行i、列j的矩阵元素，当i＝j时，该矩阵元素等于1，当i＝j+1时，该矩阵元素等于1，在其他情况下，该矩阵元素等于0。布置hb和Hb1中的1，使得可形成mb/q个组，在每个组中的Hb的q个行不交叉。进一步，可以对基础矩阵Hb的行做置换，使得每两个相继的行不交叉。
-
公开(公告)号：CN101895300B
公开(公告)日：2012-07-04
申请号：CN201010255845.7
申请日：2005-07-20
申请人： 高通股份有限公司
发明人： 汤姆·理查森 , 金辉 , 弗拉基米尔·诺维奇科夫
IPC分类号： H03M13/11
CPC分类号： H04L1/0057 , H03M13/1137 , H03M13/116 , H03M13/6513 , H03M13/6516 , H04L1/0045
摘要： 描述了灵活的并且硬件效率较高的LDPC解码器。利用小于用于控制解码过程的码结构的全部并行度的并行度级别实现所述解码器。每个用于描述码结构的相对简单控制码命令能被存储并被执行多次以完成码字解码。使用相同控制码指令组来支持不同的码字长度，但根据码字长度，码被实现的次数不同。在不需要改变储存的码描述信息的情况下，仅通过改变指示码字长度和用于控制解码过程的码提升因子，所述解码器能在对不同长度的码字进行解码之间切换。当解码比最大可支持码字长度短的码字时，一些块存储单元可以不使用。
-
-
-
-
-
-
-
-
-
搜索结果
143 条记录 (耗时 0.022 秒)
