公开(公告)号：CN107562172B

公开(公告)日：2021-08-13

申请号：CN201710428062.6

申请日：2017-06-08

Applicant: 三星电子株式会社

Inventor： 朴祥用 ,  张在爀 ,  李艺瑟 ,  俞泰善 ,  黄盛昱

IPC: G06F1/3237 ,  G06F1/3293 ,  G06F9/48 ,  G06F15/76

Abstract: 本发明提供一种集成电路装置和包含所述集成电路装置的电子系统。所述集成电路装置可包含：中央处理单元，其经配置以在多个模式中的一个模式中操作；以及唤醒控制电路，其经配置以控制所述中央处理单元。所述唤醒控制电路可包含：时钟产生器，其经配置以产生内部时钟信号；多路复用器，其经配置以从外部信号和所述内部时钟信号当中选择信号且向所述中央处理单元提供所选信号作为操作时钟信号；以及控制器，其经配置以基于所述外部信号而控制所述中央处理单元和所述时钟产生器。本发明的集成电路装置能够在低功率模式中无参考时钟信号而唤醒，以减少集成电路装置的功耗。

公开(公告)号：CN109390318A

公开(公告)日：2019-02-26

申请号：CN201810461568.1

申请日：2018-05-15

Applicant: 三星电子株式会社

Inventor： 吴寅旭 ,  金东铉 ,  朴斗焕 ,  朴晟根 ,  朴哲弘 ,  黄盛昱

IPC: H01L23/528

Abstract: 一种半导体器件包括穿过衬底上的绝缘层的多个主接触插塞和多个虚设接触插塞。多个上部互连在绝缘层上。所述多个虚设接触插塞包括第一虚设接触插塞。所述多个上部互连包括重叠第一虚设接触插塞的第一上部互连。第一虚设接触插塞的垂直中心轴位于第一上部互连外部。

公开(公告)号：CN105404706A

公开(公告)日：2016-03-16

申请号：CN201510490670.0

申请日：2015-08-11

Applicant: 三星电子株式会社

Inventor： 姜大权 ,  郑智荣 ,  金东均 ,  梁在锡 ,  黄盛昱

IPC: G06F17/50

CPC classification number: G06F17/5068 ,  G06F17/5081 ,  H01L21/0274 ,  H01L21/31144 ,  H01L21/76816

Abstract: 公开了分解半导体器件的布局的方法和制造半导体器件的方法。分解半导体器件的布局的方法包括：半导体器件的布局中包括的多边形当中的多个交叉点的多边形可以被确定为复杂多边形，其中在所述多个交叉点中的每个交叉点处至少两条线交叉。第一针脚可以被插入在复杂多边形上的所述多个交叉点之间。可以通过在布局上执行图形划分操作来生成多个分解图形。