-
公开(公告)号：CN110875077A
公开(公告)日：2020-03-10
申请号：CN201910609034.3
申请日：2019-07-08
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器控制器及其操作方法。所述存储器控制器，被配置为控制包括多个存储体的存储器设备。存储器控制器可以确定在存储器控制器的命令队列中排队的写入命令的数量是否超过参考值；当排队的写入命令的数量超过参考值时，计算响应于排队的写入命令中的至少一些写入命令而由存储器设备消耗的写入功率的水平；以及基于所计算的写入功率的水平，从排队的写入命令中调度执行存储器设备的交错操作的交错命令。
-
公开(公告)号：CN109213438B
公开(公告)日：2024-06-04
申请号：CN201810620067.3
申请日：2018-06-15
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 一种存储装置包括非易失性存储器和控制器。在控制器接收到第一写入数据之前，控制器预先管理指示存储区域的物理地址与流标识符之间的对应关系。控制器控制非易失性存储器，使得第一写入数据被存储在第一存储区域中，对应于对应关系中的第一写入数据的第一流标识符地管理所述第一存储区域的物理地址。无论控制器是否接收到具有第二流标识符的第二写入数据，基于对应关系将第一写入数据传输到非易失性存储器。
-
公开(公告)号：CN108694134B
公开(公告)日：2023-11-21
申请号：CN201810315719.2
申请日：2018-04-10
Applicant: 三星电子株式会社
IPC: G06F12/0877 , G06F12/0888
-
公开(公告)号：CN111796764A
公开(公告)日：2020-10-20
申请号：CN201911375068.7
申请日：2019-12-27
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 本公开涉及存储器设备及其操作方法。一种包括第一存储器区域和第二存储器区域的存储器设备的操作方法，包括：从第一存储器区域读取第一数据并将读取的第一数据存储在数据缓冲器块中，对从数据缓冲器块提供的第一数据和从第二存储器区域读取的第二数据执行第一XOR运算以生成第一结果数据，将存储在数据缓冲器块中的第一数据写入第二存储器区域，对第一数据和第一结果数据执行第二XOR运算以生成第二数据，将生成的第二数据存储在数据缓冲器块中，以及将存储在数据缓冲器块中的第二数据写入第一存储器区域。
-
Patent Agency Ranking
公开(公告)号：CN110875077B
公开(公告)日：2025-01-28
申请号：CN201910609034.3
申请日：2019-07-08
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器控制器及其操作方法。所述存储器控制器，被配置为控制包括多个存储体的存储器设备。存储器控制器可以确定在存储器控制器的命令队列中排队的写入命令的数量是否超过参考值；当排队的写入命令的数量超过参考值时，计算响应于排队的写入命令中的至少一些写入命令而由存储器设备消耗的写入功率的水平；以及基于所计算的写入功率的水平，从排队的写入命令中调度执行存储器设备的交错操作的交错命令。
-
公开(公告)号：CN111858134B
公开(公告)日：2024-11-26
申请号：CN202010326380.3
申请日：2020-04-23
Applicant: 三星电子株式会社
IPC: G06F11/10
Abstract: 公开存储器控制器、存储器系统以及操作存储器控制器的方法。所述用于控制存储器装置的存储器操作的存储器控制器包括：纠错码(ECC)电路，被配置为：检测从存储器装置读取的第一读取数据的错误并纠正所述错误；错误类型检测逻辑，被配置为：将第一写入数据写入存储器装置，将第二读取数据与第一写入数据进行比较，基于比较的结果检测第二读取数据的错误位，并输出关于通过错误位而识别的错误类型的信息；以及数据图案化逻辑，被配置为：基于关于错误类型的信息改变输入数据的位图案，以减少第二读取数据的错误。
-
公开(公告)号：CN110580926A
公开(公告)日：2019-12-17
申请号：CN201910423205.3
申请日：2019-05-21
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器件的误码率均衡方法。当将包括信息数据和所述信息数据的奇偶校验位的码字写入存储器单元阵列时，所述存储器件根据存储器单元的电阻分布特性选择性地执行纠错码(ECC)交织操作。在根据一个示例的ECC交织操作中，包括信息数据的ECC扇区被划分为第一ECC子扇区和第二ECC子扇区，所述第一ECC子扇区被写入具有高误码率(BER)的第一存储区域的存储器单元，并且第二ECC子扇区被写入具有低BER的第二存储区域的存储器单元。
-
公开(公告)号：CN109213438A
公开(公告)日：2019-01-15
申请号：CN201810620067.3
申请日：2018-06-15
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 一种存储装置包括非易失性存储器和控制器。在控制器接收到第一写入数据之前，控制器预先管理指示存储区域的物理地址与流标识符之间的对应关系。控制器控制非易失性存储器，使得第一写入数据被存储在第一存储区域中，对应于对应关系中的第一写入数据的第一流标识符地管理所述第一存储区域的物理地址。无论控制器是否接收到具有第二流标识符的第二写入数据，基于对应关系将第一写入数据传输到非易失性存储器。
-
公开(公告)号：CN108694134A
公开(公告)日：2018-10-23
申请号：CN201810315719.2
申请日：2018-04-10
Applicant: 三星电子株式会社
IPC: G06F12/0877 , G06F12/0888
CPC classification number: G06F12/121 , G06F12/0868 , G06F12/127 , G06F13/16 , G06F2212/1024 , G06F2212/1041 , G06F2212/214 , G06F2212/6022 , G06F12/0877 , G06F12/0888
Abstract: 一种从前端存储器选择数据的多个高速缓存行中的高速缓存行用于逐出的方法，该方法包括：将基线替换分数分配给高速缓存的多个通道中的每一通道，所述通道分别存储高速缓存行；基于存储在每一通道中的高速缓存行的有效性程度将有效性分数分配给每个通道；基于通道的基线替换分数和通道的有效性分数的函数将逐出决定分数分配给每个通道；以及选择具有最高逐出决定分数的通道的高速缓存行作为要逐出的高速缓存行。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.027 seconds)
