公开(公告)号：CN110021315B

公开(公告)日：2024-06-04

申请号：CN201910015369.2

申请日：2019-01-08

Applicant: 三星电子株式会社

Inventor： 蔡官烨 ,  李炯权

IPC: G11C7/22

Abstract: 本申请提供一种用于多区块存储器的接口电路。所述电路包括：第一延迟线电路，其通过延迟第二数据选通来产生第一数据选通，以使得所述第一数据选通的边沿在第一时间间隔中对齐；以及采样电路，其在所述第一数据选通的边沿对所述第一数据信号采样，其中，多个数据信号包括所述第一数据信号和所述第二数据信号，其中所述多个数据信号的时序从参考数据选通的参考时序偏离多个时长，其中，所述第一数据信号从所述参考时序偏离所述多个时长中的第一时长，并且其中，所述第二数据选通的边沿在第二时间间隔中对齐，其中，所述第二数据信号的时序从所述参考时序偏离所述多个时长中的最短时长。

公开(公告)号：CN107786764B

公开(公告)日：2020-06-30

申请号：CN201710418689.3

申请日：2017-06-06

Applicant: 三星电子株式会社

Inventor： 许峻豪 ,  张虎郎 ,  金锡灿 ,  姜仁邰 ,  李相宪 ,  蔡官烨 ,  李俊熙 ,  朴相勋 ,  李在哲 ,  李炯权

IPC: H04B1/44 ,  H04B15/00 ,  H04J3/06 ,  H04M11/06

Abstract: 本申请提供一种调制解调器芯片和包括调制解调器芯片的应用处理器。调制解调器芯片与射频芯片进行通信，并且包括：数字接口，其配置为基于数字通信从射频芯片接收包括多个样本的数据。逻辑块基于调制解调器芯片中的时钟信号生成帧同步信号，将所生成的帧同步信号提供给数字接口，并且与帧同步信号同步地接收所述多个样本。

公开(公告)号：CN101105980B

公开(公告)日：2013-02-27

申请号：CN200710129121.6

申请日：2007-07-11

Applicant: 三星电子株式会社

Inventor： 蔡官烨

IPC: G11C29/12

CPC classification number: G11C29/16 ,  G06F11/2221

Abstract: 一种具有自测试功能的存储器控制器，包括：测试控制单元，其被配置为在测试模式中生成测试数据；数据传送单元，其被配置为生成数据读取定时信号，以传送数据读取定时信号和与数据读取定时信号同步的所生成的测试数据；以及数据输入/输出(I/O)单元，其被配置为将所传送的测试数据和所传送的数据读取定时信号反馈到数据传送单元，以便数据传送单元接收反馈测试数据和反馈数据读取定时信号。数据传送单元基于反馈数据读取定时信号而读取反馈测试数据，并且，测试控制单元将反馈测试数据与所生成的测试数据比较。因此，该存储器控制器可执行快速自测试。

公开(公告)号：CN1941623B

公开(公告)日：2010-10-13

申请号：CN200610093841.7

申请日：2006-06-20

Applicant: 三星电子株式会社

Inventor： 蔡官烨

IPC: H03K5/13 ,  H03K5/14

CPC classification number: H03H11/26 ,  H03K5/133 ,  H03K2005/00058 ,  H03K2005/00065 ,  H03K2005/00156

Abstract: 延迟线包括可调节延迟单元，其响应于控制信号，而调节通过该可调节延迟单元而发送对该可调节延迟单元的输入信号的速度。多个设置延迟单元与该可调节延迟单元串联耦接，所述多个设置延迟单元将通过所述设置延迟单元的、对相应的设置延迟单元的输入信号的发送延迟不响应于该控制信号而变化的量。还提供了具有可调节的延迟时间的延迟单元。

公开(公告)号：CN101105980A

公开(公告)日：2008-01-16

申请号：CN200710129121.6

申请日：2007-07-11

Applicant: 三星电子株式会社

Inventor： 蔡官烨

IPC: G11C29/12

CPC classification number: G11C29/16 ,  G06F11/2221

Abstract: 一种具有自测试功能的存储器控制器，包括：测试控制单元，其被配置为在测试模式中生成测试数据；数据传送单元，其被配置为生成数据读取定时信号，以传送数据读取定时信号和与数据读取定时信号同步的所生成的测试数据；以及数据输入/输出(I/O)单元，其被配置为将所传送的测试数据和所传送的数据读取定时信号反馈到数据传送单元，以便数据传送单元接收反馈测试数据和反馈数据读取定时信号。数据传送单元基于反馈数据读取定时信号而读取反馈测试数据，并且，测试控制单元将反馈测试数据与所生成的测试数据比较。因此，该存储器控制器可执行快速自测试。

公开(公告)号：CN101097508A

公开(公告)日：2008-01-02

申请号：CN200710108120.3

申请日：2007-05-30

Applicant: 三星电子株式会社

Inventor： 蔡官烨

IPC: G06F5/06

CPC classification number: G11C19/287 ,  G11C27/02

Abstract: 在一种使用先进先出(FIFO)的数据处理装置和方法中，所述数据处理装置包括第一采样电路、延迟电路、以及FIFO器件。所述第一采样电路响应于第一时钟信号的第一边沿对输入数据的逻辑状态进行采样并保持所述采样结果。所述延迟电路接收而且以预定延迟时间延迟所述第一时钟信号，并输出第二时钟信号。所述FIFO器件响应于从所述延迟电路输出的所述第二时钟信号的第一边沿使用FIFO方法对从所述第一采样电路输出的所述采样结果进行处理。

公开(公告)号：CN1629829A

公开(公告)日：2005-06-22

申请号：CN200410081940.4

申请日：2004-12-16

Applicant: 三星电子株式会社

Inventor： 蔡官烨

IPC: G06F13/40 ,  G06F13/14

CPC classification number: G06F13/405 ,  Y02D10/14 ,  Y02D10/151

Abstract: 在功率消耗减少的先进微控制器总线架构(AMBA)系统中，通过将其它负载与要求信号转换的总线信号传送路径上的负载相隔离，从而只容许信号转换发生于传送总线信号所需的负载，故在如先进高性能系统总线(AHB)的总线架构中可减小功率消耗。

公开(公告)号：CN107733428B

公开(公告)日：2022-03-04

申请号：CN201710173186.4

申请日：2017-03-22

Applicant: 三星电子株式会社

Inventor： 蔡官烨 ,  李信泳 ,  李炯权

IPC: H03L7/081

Abstract: 提供一种延迟锁定环(DLL)电路、集成电路(IC)和用于控制它的方法。DLL电路包括：预处理电路，被配置为基于输入的时钟信号产生第一脉冲信号和第二脉冲信号，第一脉冲信号和第二脉冲信号具有时钟信号的一个时钟周期的s/2(其中，s为正整数)倍的相位差；延迟线，被配置为通过将第一脉冲信号延迟与选择值相应的延迟量来产生延迟信号；相位检测器，被配置为检测延迟信号与第二脉冲信号之间的相位差；控制逻辑，被配置为基于由相位检测器检测到的延迟信号与第二脉冲信号之间的相位差来调节选择值，以便将延迟信号与第二脉冲信号同步。

公开(公告)号：CN110069802A

公开(公告)日：2019-07-30

申请号：CN201811562864.7

申请日：2018-12-20

Applicant: 三星电子株式会社

Inventor： 蔡官烨 ,  崔钟伦

IPC: G06F17/50

Abstract: 为了设计集成电路，接收限定集成电路的输入数据，并且在标准单元库中提供具有不同延迟特性的多个负载标准单元。基于输入数据和标准单元库执行布设和布线，并且基于布设和布线的结果产生限定集成电路的输出数据。通过使用负载标准单元设计具有延迟匹配和占空比调整的集成电路，提高了集成电路的设计效率和性能。

公开(公告)号：CN107786764A

公开(公告)日：2018-03-09

申请号：CN201710418689.3

申请日：2017-06-06

Applicant: 三星电子株式会社

Inventor： 许峻豪 ,  张虎郎 ,  金锡灿 ,  姜仁邰 ,  李相宪 ,  蔡官烨 ,  李俊熙 ,  朴相勋 ,  李在哲 ,  李炯权

IPC: H04M11/06 ,  H04J3/06 ,  H04B15/00

Abstract: 本申请提供一种调制解调器芯片和包括调制解调器芯片的应用处理器。调制解调器芯片与射频芯片进行通信，并且包括：数字接口，其配置为基于数字通信从射频芯片接收包括多个样本的数据。逻辑块基于调制解调器芯片中的时钟信号生成帧同步信号，将所生成的帧同步信号提供给数字接口，并且与帧同步信号同步地接收所述多个样本。