公开(公告)号：CN1725448A

公开(公告)日：2006-01-25

申请号：CN200510091369.9

申请日：2005-06-17

Applicant: 三星电子株式会社

Inventor： 申东石 ,  李化成 ,  上野哲 ,  李浩 ,  李承换

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28044 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636 ,  H01L29/66628 ,  H01L29/66772

Abstract: 一种在单晶半导体上选择性形成外延半导体层的方法及其制造的半导体器件，使用主要半导体源气体和主要蚀刻气体分别在单晶半导体和非单晶半导体图案上形成单晶外延半导体层和非单晶外延半导体层。使用选择性蚀刻气体移除非单晶外延半导体层。主要气体和选择性蚀刻气体交替和重复至少供应两次以便仅仅在单晶半导体上选择性形成具有预定厚度的升高的单晶外延半导体层。选择性蚀刻气体抑制在非单晶半导体图案上形成外延半导体层。

公开(公告)号：CN100573912C

公开(公告)日：2009-12-23

申请号：CN200510119980.8

申请日：2005-08-22

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  李化成 ,  李浩 ,  申东石 ,  李承换

IPC: H01L29/78 ,  H01L29/38 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/26506 ,  H01L21/26513 ,  H01L29/045 ,  H01L29/165 ,  H01L29/32 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659

Abstract: 本发明的晶体管包括具有{100}晶面的第一表面、高度低于第一表面的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面的半导体衬底。在第二表面下面形成第一重掺杂杂质区。在第一表面上形成栅极结构。在第二表面和第三表面上形成外延层。在栅极结构的两侧形成第二重掺杂杂质区。第二重掺杂杂质区具有{111}晶面的侧面，从而防止在杂质区之间产生短沟道效应。

公开(公告)号：CN100456439C

公开(公告)日：2009-01-28

申请号：CN200410043316.5

申请日：2004-05-14

Applicant: 三星电子株式会社

Inventor： 李承换 ,  朴文汉 ,  李化成 ,  李浩 ,  柳载润

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7834 ,  H01L29/42376 ,  H01L29/66477 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628

Abstract: 在使用选择性外延生长(SEG)工艺的具有抬高的源极/漏极结构的金属氧化物半导体(MOS)晶体管中，以及在制造具有抬高的源极/漏极结构的MOS晶体管的方法中，在形成外延层后形成源极/漏极扩展结，由此防止源极/漏极结区的恶化。此外，由于采用SEG工艺形成两个栅极隔离物和两个抬高的源极/漏极层，所以源极/漏极扩展结被栅极层的下部部分地覆盖。这缓解了短沟道效应并减小了源极/漏极层中和栅极层中的表面电阻。

公开(公告)号：CN100359639C

公开(公告)日：2008-01-02

申请号：CN200510091369.9

申请日：2005-06-17

Applicant: 三星电子株式会社

Inventor： 申东石 ,  李化成 ,  上野哲 ,  李浩 ,  李承换

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28044 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636 ,  H01L29/66628 ,  H01L29/66772

Abstract: 一种在单晶半导体上选择性形成外延半导体层的方法及其制造的半导体器件，使用主要半导体源气体和主要蚀刻气体分别在单晶半导体和非单晶半导体图案上形成单晶外延半导体层和非单晶外延半导体层。使用选择性蚀刻气体移除非单晶外延半导体层。主要半导体源气体和主要蚀刻气体以及选择性蚀刻气体交替和重复至少供应两次以便仅仅在单晶半导体上选择性形成具有预定厚度的升高的单晶外延半导体层。选择性蚀刻气体抑制在非单晶半导体图案上形成外延半导体层。

公开(公告)号：CN1825543A

公开(公告)日：2006-08-30

申请号：CN200610005732.5

申请日：2006-01-06

Applicant: 三星电子株式会社

Inventor： 申东石 ,  李化成 ,  上野哲嗣 ,  李浩 ,  李承换

IPC: H01L21/30

CPC classification number: C30B25/18

Abstract: 本发明提供了与外延工艺结合使用的原位预净化方法，其在适于导致来自暴露的半导体表面的比如原生氧化物的半导体氧化物的分解的压力和环境条件下，利用了处于或低于那些通常在随后的外延沉积期间使用的温度。减小的温度和所得到的净化的半导体表面质量趋于减小与温度相关的问题的可能性，例如不希望的扩散、自动掺杂、滑移和其他的应力问题，同时减少了总的工艺时间。在反应室内保持的压力、环境气体成分和温度的组合足以分解在硅表面上存在的半导体氧化物。例如，反应室可以被如此控制，使得在反应室内的析出氧气的浓度小于净化条件下平衡气压的约50％，或甚至小于净化条件下平衡气压的10％。