-
公开(公告)号：CN116400849A
公开(公告)日：2023-07-07
申请号：CN202211663913.2
申请日：2022-12-23
Applicant: 三星电子株式会社
Inventor： 拉古·瓦姆西·克里希纳·塔兰基 , 阿驰塔·哈雷 , 拉胡尔·塔里克里·拉维库马尔 , 苏镇麟 , 李宗键
IPC: G06F3/06
Abstract: 提供用于初始化存储器装置的存储器接口和方法。用于初始化存储器装置的存储器接口包括：控制电路，被配置为：确定是否已经发生用于初始化存储器装置中的一个或多个存储器位置的触发事件，并且在确定已经发生触发事件时用预定义数据来初始化存储器装置中的一个或多个存储器位置。
-
公开(公告)号：CN115543861A
公开(公告)日：2022-12-30
申请号：CN202210750029.6
申请日：2022-06-28
Applicant: 三星电子株式会社
Abstract: 提供了一种用于管理地址映射的近存储器处理(NMP)双列直插式存储器模块(DIMM)。该NMP DIMM包括：提供在双倍数据速率(DDR)接口上的静态随机存取存储器(SRAM)；以及地址管理控制器，耦合到SRAM并被配置为控制NMP DIMM：从主机系统接收第一指示以执行用于操作SRAM空间的接口训练；基于第一指示使用第一地址映射来执行接口训练；从主机系统接收指示用于操作SRAM空间的接口训练完成的第二指示；基于第二指示从第一地址映射切换到用于操作SRAM空间的第二地址映射；以及使用第二地址映射来操作SRAM空间。
-
公开(公告)号：CN113971139A
公开(公告)日：2022-01-25
申请号：CN202110346383.8
申请日：2021-03-31
Applicant: 三星电子株式会社
Abstract: 提供了存储模块和具有存储模块的存储系统。一种存储模块可以包括命令/地址端子、数据端子、至少一个监测端子、缓冲器和多个半导体存储器件。所述缓冲器可以被配置为接收并缓冲通过所述数据端子施加的数据和通过所述命令/地址端子施加的命令/地址，以生成缓冲的写入数据和缓冲的命令/地址。所述缓冲器可以被配置为对所述缓冲的写入数据和所述缓冲的命令/地址进行缓冲，以生成模块数据和模块命令/地址并进行存储，然后通过所述至少一个监测端子发送所述缓冲的写入数据的所述至少一部分作为监测数据。所述多个半导体存储器件可以被配置为响应于所述模块命令/地址来接收和存储所述模块数据。
-
公开(公告)号：CN118672940A
公开(公告)日：2024-09-20
申请号：CN202410230857.6
申请日：2024-02-29
IPC: G06F12/0806 , G06F12/0846
Abstract: 提供了用于动态高速缓存分配的处理器、系统和操作方法。所述处理器包括：处理核，所述处理核被配置为通过访问第一存储器和第二存储器中的相应一者来处理多个请求中的每一个请求；延迟监控器，所述延迟监控器被配置为生成第一延迟信息和第二延迟信息，所述第一延迟信息包括对所述第一存储器的第一访问延迟，并且所述第二延迟信息包括对所述第二存储器的第二访问延迟；多个高速缓存线路，所述多个高速缓存线路被划分为第一分区和第二分区；以及决策引擎，所述决策引擎被配置为基于所述第一延迟信息和所述第二延迟信息将所述多个高速缓存线路中的每一个高速缓存线路分配给所述第一分区和所述第二分区之一。
-
公开(公告)号：CN111833938B
公开(公告)日：2024-07-30
申请号：CN202010174015.5
申请日：2020-03-13
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C16/30
Abstract: 提供了电源管理集成电路和包括电源管理集成电路的半导体存储器模块。所述电源管理集成电路包括：多个第一垫、多个第二垫、第三垫和第四垫，被配置为与外部装置连接；调节块，从所述多个第一垫接收第一电压，将所述第一电压转换为多个第二电压，并且向所述多个第二垫输出所述多个第二电压；通信块，通过第三垫接收命令，并且响应于所述命令而输出与所述命令一起接收的内部信息请求；以及逻辑块，控制调节块的操作，从通信块接收内部信息请求，并且基于内部信息请求向第四垫输出内部状态信息。
-
Patent Agency Ranking
公开(公告)号：CN116257469A
公开(公告)日：2023-06-13
申请号：CN202210619264.X
申请日：2022-06-01
Applicant: 三星电子株式会社
Inventor： 埃尔多·马修·帕西亚克卡拉·托姆布拉 , 拉维·尚卡尔·文卡塔·乔纳拉加达 , 维瑟努·查兰·图姆马拉 , 苏鎭麟 , 李宗键 , 普拉尚特·维什瓦纳特·马亨德拉卡尔
IPC: G06F12/1045 , G06F12/1081 , G06F12/0815 , G06F13/16
Abstract: 提供了一种近存储器处理双列直插式存储器模块，近存储器处理双列直插式存储器模块包括随机存取存储器(RAM)、近存储器处理(NMP)电路和第一控制端口。NMP电路用于从主机系统接收命令，响应于所述命令而确定将要对RAM执行的操作以及RAM内的针对确定的操作的数据的位置。第一控制端口与主机系统的第二控制端口交互，以使NMP电路能够响应于接收的命令而与主机系统交换控制信息。
-
公开(公告)号：CN115705149A
公开(公告)日：2023-02-17
申请号：CN202210883227.X
申请日：2022-07-26
Applicant: 三星电子株式会社
Inventor： 埃尔多·马修·帕西亚克卡拉·托姆布拉 , 普拉尚特·维什瓦纳特·马亨德拉卡尔 , 苏镇麟 , 李宗键
IPC: G06F3/06
Abstract: 提供近存储器处理模块、与主机系统的同步方法和存储器系统。近存储器处理(NMP)模块包括：多个存储器单元；输入/输出(I/O)接口，被配置为从主机系统接收命令，其中，主机系统包括：主机存储器控制器，被配置为访问所述多个存储器单元；解码器，被配置为对所述命令进行解码并且生成触发；以及NMP存储器控制器，被配置为：从解码器接收所述触发；并且响应于所述触发生成信号以将所述NMP模块与主机系统同步。
-
公开(公告)号：CN115687193A
公开(公告)日：2023-02-03
申请号：CN202210821174.9
申请日：2022-07-12
Applicant: 三星电子株式会社
Abstract: 提供了存储模块、包括其的系统以及存储模块的操作方法。所述存储模块包括设备存储器以及控制器，所述设备存储器被配置为存储数据，并且包括第一存储区域和第二存储区域，所述控制器包括加速器电路。所述控制器被配置为：控制所述设备存储器；响应于模式改变请求，向主机处理器发送用于从系统存储器映射排除所述第一存储区域的命令；并且修改存储配置寄存器，以从所述存储配置寄存器排除所述第一存储区域。所述加速器电路被配置为使用所述第一存储区域来执行加速操作。
-
公开(公告)号：CN115622965A
公开(公告)日：2023-01-17
申请号：CN202210820060.2
申请日：2022-07-12
Applicant: 三星电子株式会社
Inventor： N.谢蒂 , 拉胡尔.TR , 苏镇麟 , 李宗键 , R.S.V.乔纳拉加达
IPC: H04L49/901 , H04L49/111 , G06F13/16 , G06F9/50
Abstract: 提供了一种用于在存储器系统中交换网络分组的方法和系统。确定要被发送的每个网络分组的大小。基于网络分组的大小将每个网络分组分离到多个队列之一中。根据网络分组被分离到的队列，通过共享存储器发送每个网络分组。
-
公开(公告)号：CN113806248A
公开(公告)日：2021-12-17
申请号：CN202110575180.6
申请日：2021-05-25
Applicant: 三星电子株式会社
IPC: G06F12/0877 , G06N3/04 , G06N3/08
Abstract: 一种存储器模块，包括：第一存储器器件；第二存储器器件；以及，处理缓存器电路，其被连接到第一存储器器件和第二存储器器件(彼此独立)以及主机。提供了一种处理缓存器电路，其包括处理电路和缓存器。处理电路基于从主机接收的处理命令，处理从主机接收的数据、存储在第一存储器器件中的数据、或存储在第二存储器器件中的数据中的至少一项。缓存器被配置为存储由处理电路处理的数据。处理缓存器电路被配置为，按照DDR SDRAM标准与主机通信。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.035 seconds)
