公开(公告)号：CN116896868A

公开(公告)日：2023-10-17

申请号：CN202310002776.6

申请日：2023-01-03

Applicant: 三星电子株式会社

Inventor： 崔茂林 ,  成政泰 ,  张允瑄

IPC: H10B12/00

Abstract: 提供了一种三维半导体存储器装置和包括其的电子系统，所述三维半导体存储器装置包括基底、设置在基底上的外围电路结构和设置在外围电路结构上的单元阵列结构。单元阵列结构包括：堆叠件，包括交替的层间绝缘层和导电图案，导电图案包括栅电极和作为导电图案的最上面的图案的第一源极导电图案；第二源极导电图案，设置在堆叠件上并与第一源极导电图案的顶表面接触，第二源极导电图案包括与第一源极导电图案的材料不同的材料；以及垂直沟道结构，设置为穿透堆叠件并插入到第二源极导电图案的下部中。垂直沟道结构包括连接到第二源极导电图案的垂直半导体图案。

公开(公告)号：CN116669424A

公开(公告)日：2023-08-29

申请号：CN202310138415.4

申请日：2023-02-14

Applicant: 三星电子株式会社

Inventor： 张允瑄 ,  崔茂林

IPC: H10B41/35 ,  H10B41/40 ,  H10B41/50 ,  H10B41/27 ,  H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/27

Abstract: 提供了半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括包含基底、电路元件和第一接合金属层的第一基底结构以及直接设置在第一基底结构上的第二基底结构。第二基底结构包括包含导电材料的板层、堆叠在板层下方的栅电极、穿过栅电极且均包含沟道层的沟道结构、穿过栅电极且在第一方向和第二方向上延伸的分离区域以及位于板层中且设置在分离区域上的源极接触件。源极接触件在第二方向上延伸。第二基底结构的第二接合金属层连接到第一接合金属层。板层与源极接触件的横向侧表面和每个沟道结构的沟道层的上端直接接触，并且电连接到源极接触件和沟道层。

公开(公告)号：CN118785713A

公开(公告)日：2024-10-15

申请号：CN202410333448.9

申请日：2024-03-21

Applicant: 三星电子株式会社

Inventor： 崔茂林 ,  金兑勇 ,  沈善一 ,  李旼熹 ,  张允瑄 ,  郑夏迎

IPC: H10B41/50 ,  H10B41/27 ,  H10B43/27 ,  H10B43/50 ,  H10B80/00

Abstract: 一种半导体器件包括：第一半导体结构，包括第一衬底、以及在第一衬底上的下接合结构；以及第二半导体结构，包括第二衬底、以及接合到下接合结构的上接合结构。第二半导体结构还包括在第二衬底上的过孔图案、包括与第二衬底的材料不同的材料的源极接触焊盘、电连接到源极接触焊盘的源极接触插塞、在源极接触焊盘上的源极接触过孔、以及将过孔图案电连接到源极接触插塞的互连线。过孔图案的下表面比源极接触过孔的下表面更远离第一衬底，并且第二衬底的上表面比源极接触焊盘的上表面更远离第一衬底。

公开(公告)号：CN117059136A

公开(公告)日：2023-11-14

申请号：CN202310509128.X

申请日：2023-05-08

Applicant: 三星电子株式会社

Inventor： 成政泰 ,  张允瑄 ,  崔茂林

IPC: G11C5/02 ,  G11C7/18 ,  G11C8/14

Abstract: 提供非易失性存储器装置和非易失性存储器系统。所述非易失性存储器装置包括：多条金属线，沿第一方向延伸，并且沿与第一方向交叉的第二方向堆叠；多个单元结构，穿过所述多条金属线，并且沿第二方向延伸；多个延伸区域；板共源极线接触件，与共源极线连接，沿第二方向延伸，并且形成在所述多个延伸区域中的没有形成有所述多个单元结构的至少两个中；以及输入/输出金属接触件，与外部连接垫连接，沿第二方向延伸，并且形成在所述多个延伸区域中的没有形成有板共源极线接触件的至少两个中。

公开(公告)号：CN116096091A

公开(公告)日：2023-05-09

申请号：CN202211222032.7

申请日：2022-10-08

Applicant: 三星电子株式会社

Inventor： 崔茂林 ,  成政泰 ,  张允瑄

IPC: H10B43/27 ,  H10B43/00

Abstract: 公开了一种半导体装置。所述半导体装置包括包含单元区域和外围电路区域的第一基底和第二基底、第一栅电极结构和第二栅电极结构、第一沟道和第二沟道以及第一晶体管至第三晶体管。第一栅电极结构和第二栅电极结构在竖直方向上包括第一栅电极和第二栅电极。第一沟道和第二沟道延伸穿过第一栅电极结构和第二栅电极结构。第一晶体管在外围电路区域上。第二栅电极结构在第一栅电极结构和第一晶体管上。第二晶体管和第三晶体管在第二栅电极结构上。第二基底在第二晶体管和第三晶体管上。第一沟道和第二沟道彼此不直接接触，彼此电连接，并且从第二晶体管接收电信号。第一晶体管和第三晶体管将电信号施加到第一栅电极和第二栅电极结构。

公开(公告)号：CN115996575A

公开(公告)日：2023-04-21

申请号：CN202210996420.4

申请日：2022-08-18

Applicant: 三星电子株式会社

Inventor： 崔茂林 ,  张允瑄

IPC: H10B41/41 ,  H10B41/50 ,  H10B41/27 ,  H10B43/40 ,  H10B43/50 ,  H10B43/27 ,  H10B12/00

Abstract: 提供了一种非易失性存储器件，包括：第一结构，该第一结构包括第一衬底、外围电路、第一绝缘结构、多个第一接合焊盘、以及第一互连结构；第二结构，该第二结构包括导电蚀刻停止层、公共源极线层、包括交替堆叠的栅极层和层间绝缘层的堆叠结构、穿透堆叠结构的单元区域的多个沟道结构、第二绝缘结构、多个第二接合焊盘、以及第二互连结构，并且该第二结构接合到第一结构；以及连接层，该连接层包括第三绝缘结构、输入/输出通孔、以及输入/输出焊盘，其中，第二绝缘结构和第三绝缘结构之间的界面设置在导电蚀刻停止层的顶表面和底表面之间的竖直高度处。