公开(公告)号：CN101165902A

公开(公告)日：2008-04-23

申请号：CN200710181849.3

申请日：2007-10-19

Applicant: 三星电子株式会社

Inventor： 朴凤泰 ,  崔定爀

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/423 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/762 ,  H01L21/28 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L29/42324

Abstract: 非易失性存储器件包括在其中具有第一和第二半导体有源区的衬底。通过其中具有沿着其长度延伸的凹槽的沟槽隔离区将所述有源区分开。提供第一和第二浮栅电极。所述第一和第二浮栅电极分别在第一和第二半导体有源区上延伸。提供在第一和第二浮栅电极之间延伸并且延伸到沟槽隔离区中的凹槽中的控制电极。沟槽隔离区中的凹槽足够深，从而延伸到凹槽中的控制电极操作以减少(或阻止)在第一和第二浮栅电极之间的寄生耦合电容。

公开(公告)号：CN1913132A

公开(公告)日：2007-02-14

申请号：CN200610106896.7

申请日：2006-08-09

Applicant: 三星电子株式会社

Inventor： 金兑炅 ,  崔定爀

IPC: H01L21/8247 ,  H01L21/336 ,  H01L21/28 ,  H01L27/115 ,  H01L29/788 ,  H01L29/40

CPC classification number: H01L27/115 ,  H01L21/76804 ,  H01L21/76834 ,  H01L21/76897 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524

Abstract: 在用于制造半导体器件的方法中，顺序地在衬底上提供氧化物层、第一多晶硅层、以及第二多晶硅层。在第二多晶硅层上提供第一硬掩模图形。使用第一硬掩模图形作为掩模，构图氧化物层、第一多晶硅层和第二多晶硅层，以形成包括氧化物图形、第一多晶硅图形和第二多晶硅图形的下栅结构。蚀刻下栅结构，以提供下栅结构的侧壁上的氧化层。在包括氧化层的下栅结构上提供绝缘层。除去第一硬掩模图形，以在绝缘层中形成第一开口，该第一开口露出第二多晶硅图形。在第二多晶硅图形上的第一开口中形成金属图形，该第二多晶硅图形具有其侧壁上的氧化层。

公开(公告)号：CN1897283A

公开(公告)日：2007-01-17

申请号：CN200610101580.9

申请日：2006-07-12

Applicant: 三星电子株式会社

Inventor： 宋在爀 ,  崔定爀

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11524

Abstract: 一种NAND闪存器件，包括半导体衬底、字线、第一和第二选择线、隧道绝缘层和选择栅绝缘层。半导体衬底包括存储晶体管区和选择晶体管区。字线排列在半导体衬底的存储晶体管区，以及选择线排列在半导体衬底的选择晶体管区。隧道绝缘层插入字线和半导体衬底之间，以及选择栅绝缘层插入选择线和半导体衬底之间，并具有比隧道氧化物层更薄的厚度。同样，选择栅绝缘层在其中心区域具有比其边缘部分更薄的厚度。