公开(公告)号：CN117156851A

公开(公告)日：2023-12-01

申请号：CN202310603261.1

申请日：2023-05-25

Applicant: 三星电子株式会社

Inventor： 李东镇 ,  林浚熙 ,  权烔辉 ,  金鹤善 ,  孙洛辰 ,  李洋熙 ,  李周炫

IPC: H10B41/20 ,  H10B41/35 ,  H10B41/41 ,  H10B43/35 ,  H10B43/40 ,  H10B43/20

Abstract: 一种半导体器件包括：外围电路区域，包括第一衬底、第一衬底上的电路元件、电连接到电路元件的第一互连结构、以及第一外围区域绝缘层至第四外围区域绝缘层；以及存储单元区域，包括在外围电路区域上并具有第一区域和第二区域的第二衬底、堆叠在第一区域上的栅电极、覆盖栅电极的单元区域绝缘层、穿过栅电极的沟道结构、以及电连接到栅电极和沟道结构的第二互连结构。外围电路区域还包括第一下保护层至第四下保护层，第一下保护层、第二下保护层、第三下保护层和第四下保护层中的至少一个包括氢扩散阻挡层，该氢扩散阻挡层被配置为抑制单元区域绝缘层中包括的氢元素扩散到电路元件并且包括氧化铝。

公开(公告)号：CN111725315B

公开(公告)日：2023-09-12

申请号：CN201911317074.7

申请日：2019-12-19

Applicant: 三星电子株式会社

Inventor： 孙洛辰 ,  裵东一

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

Abstract: 本发明构思涉及集成电路器件及其制造方法。该集成电路器件包括：鳍型有源区，包括在顶部分上的鳍顶表面和具有比鳍顶表面的水平低的最低水平的防穿通凹槽；纳米片堆叠，面对鳍顶表面，纳米片堆叠包括具有从鳍顶表面起的彼此不同的垂直距离的多个纳米片；栅极结构，围绕所述多个纳米片中的每个；源极/漏极区，具有面对所述多个纳米片中的至少一个的侧壁；和防穿通半导体层，包括第一部分和第二部分，第一部分填充防穿通凹槽，第二部分与所述多个纳米片当中的最邻近鳍型有源区的第一纳米片的侧壁接触，防穿通半导体层包括与源极/漏极区的材料不同的材料。

公开(公告)号：CN115497948A

公开(公告)日：2022-12-20

申请号：CN202210684684.6

申请日：2022-06-16

Applicant: 三星电子株式会社

Inventor： 李东镇 ,  林濬熙 ,  金鹤善 ,  孙洛辰 ,  金政垠 ,  闵柱盛 ,  李昌宪

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582

Abstract: 本公开提供了半导体器件以及包括该半导体器件的电子系统。一种半导体器件包括：包括外围电路的下部水平层；和提供在下部水平层上的上部水平层，该上部水平层包括垂直地延伸的存储单元串，其中下部水平层包括：第一基板；器件隔离层，限定第一基板的第一有源区；以及第一栅极结构，包括依次堆叠在第一有源区上的第一栅极绝缘图案、第一导电图案、第一金属图案和第一覆盖图案，其中第一导电图案包括掺杂的半导体材料，器件隔离层覆盖第一导电图案的第一侧表面，并且第一金属图案包括在第一导电图案上的第一主体部分。