薄膜晶体管阵列面板
    11.
    发明授权

    公开(公告)号:CN104078468B

    公开(公告)日:2019-03-12

    申请号:CN201410119693.6

    申请日:2014-03-27

    Abstract: 本发明提供一种薄膜晶体管阵列面板,该薄膜晶体管阵列面板包括:栅电极,设置在衬底上;绝缘层,设置在栅电极上;氧化物半导体,设置在栅极绝缘层上;源电极,与氧化物半导体的一部分重叠;漏电极,与氧化物半导体的另一部分重叠;以及缓冲层,设置在氧化物半导体与源电极之间以及氧化物半导体与漏电极之间。缓冲层包括锡(Sn)作为掺杂材料。掺杂材料的重量百分比大于约0%并且小于或等于约20%。

    半导体器件和薄膜晶体管

    公开(公告)号:CN103367455A

    公开(公告)日:2013-10-23

    申请号:CN201210554742.X

    申请日:2012-12-19

    CPC classification number: H01L29/7869 H01L29/78696

    Abstract: 一种多半导体氧化物TFT(sos-TFT)在电荷-载流子迁移率和/或阈值电压变化性方面提供了改进的电功能性。sos-TFT可以用来形成用于显示装置的薄膜晶体管阵列面板。示例sos-TFT包括:绝缘的栅极;第一半导体氧化物层,具有含有第一半导体氧化物的组分;第二半导体氧化物层,具有也包含半导体氧化物的不同组分。第一半导体氧化物层和第二半导体氧化物层具有各自的沟道区,所述沟道区受到施加到栅极的控制电压的电容性影响。在一个实施例中,第二半导体氧化物层包含第一半导体氧化物层中不含有的至少一种添加元素,其中,添加元素是镓(Ga)、硅(Si)、铌(Nb)、铪(Hf)和锗(Ge)中的一种。

    显示装置
    18.
    发明公开
    显示装置 审中-实审

    公开(公告)号:CN118613087A

    公开(公告)日:2024-09-06

    申请号:CN202410760677.9

    申请日:2018-02-14

    Abstract: 提供一种显示装置,所述显示装置包括:基底,包括第一像素区域、第二像素区域和外围区域,第二像素区域具有比第一像素区域的面积小的面积并连接到第一像素区域,外围区域至少部分地围绕第一像素区域和第二像素区域;第一像素,设置在第一像素区域中;第二像素,设置在第二像素区域中;第二布线,连接到第二像素;延伸线,延伸到外围区域;虚设部分,位于外围区域中以与延伸线叠置;电力线,连接到第一像素区域和第二像素区域;以及连接线,位于外围区域中以连接到虚设部分,连接线电连接到第二像素区域的一部分,其中,第二像素区域包括与连接线连接的第一子像素区域以及除了第一子像素区域之外的第二子像素区域。

Patent Agency Ranking