-
公开(公告)号：CN109859792B
公开(公告)日：2021-05-04
申请号：CN201811593345.7
申请日：2018-12-25
Applicant: 北京大学
IPC: G11C16/34
Abstract: 本发明公开一种阈值电压分布预测方法及装置，该方法包括：对固态硬盘进行递增阶跃脉冲编程，统计擦除单元数、每个编程态对应的初始单元数及初始阈值电压分布信息；为每个编程态分配感知电压；保持一定时长，根据擦除单元数、每个编程态对应的初始单元数及感知电压，分别获取每个编程态对应的感知单元数；根据保持噪声模型、每个编程态对应的感知单元数及初始阈值电压分布信息，分别确定每个编程态对应的保持阈值电压分布信息。本发明基于保持噪声模型，对于每个编程态，只需要一次电压感知操作即可还原每个编程态的阈值电压分布信息，实现阈值电压分布的精准快速预测，为读电压优化及ECC的设计提供指导。
-
公开(公告)号：CN111044873B
公开(公告)日：2021-02-05
申请号：CN201911349883.6
申请日：2019-12-24
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本申请公开了一种基于共享串联电阻的自热效应测试方法和电路结构，包括：将测试设备与电路结构相连，设置测试设备的温度；使用测试设备的输出控制电路结构中器件的工作状态；记录电路结构中待测器件在当前测试条件下的不同功率工作状态下输出的测试数据，确定当前温度下待测器件功率与串联电阻值数据集合；判断是否完成所有温度范围的测试，是则根据得到的不同温度下所有的待测器件功率与串联电阻值数据集合确定待测器件的热阻。通过控制电路结构中器件的工作状态，记录不同温度下所有的待测器件功率与串联电阻值数据集合，从而确定待测器件热阻，对设备要求低且测试方法简单，不依赖于待测器件与传感器件之间的空间位置距离、精度高。
-
公开(公告)号：CN112164749A
公开(公告)日：2021-01-01
申请号：CN202011053896.1
申请日：2020-09-29
Applicant: 北京大学
Abstract: 本发明提供了一种双极性阻变存储器及其制备方法，其中，该制备方法包括：在衬底上形成底电极；采用等离子增强的化学气相沉积法，通过调节射频功率和/或腔室压强，在底电极上形成阻变介质层；在阻变介质层上形成活性电极，以构成双极性阻变存储器。本发明的双极性阻变存储器的制备方法通过调节射频功率和/或腔室压强可以实现阻变介质层致密度的控制，进一步借助于薄膜沉积时间的变化实现阻变介质层厚度的调节以及活性电极的厚度调节，使得本发明的双极性存储器可以将较低操作电压、较快编程速度和较高的稳定性集成于一体，极大促进了该器件在物联网、嵌入式等领域的应用。
-
公开(公告)号：CN109284474B
公开(公告)日：2020-09-11
申请号：CN201810914298.5
申请日：2018-08-13
Applicant: 北京大学
Abstract: 一种加法器辅助实现图像卷积运算的闪存系统及方法，其中所述系统包括：输入模块、编码型闪存阵列、控制器、字线控制单元、源线控制单元和输出模块。其中，所述编码型闪存阵列由阵列放置的不少于2SKm2(m‑n+1)2个场效应管组成；所述输出模块包括不少于2K(m‑n+1)2个的加法器和相应数量的比较器和运算放大器，所述编码型闪存阵列通过位线与所述比较器相连，从而与输出模块连接。所述方法包括：通过所述输入模块，根据所述图像中像素值对应的二进制编码施加给定电压，并通过控制器的控制使得同一时刻的同一条位线上仅有一个相应的场效应管工作。通过这种方式有效地降低了NOR Flash单元涨落对计算准确性的影响，增加了卷积计算系统的鲁棒性。
-
公开(公告)号：CN106971372B
公开(公告)日：2020-01-03
申请号：CN201710104061.6
申请日：2017-02-24
Applicant: 北京大学
Abstract: 本发明实施例提供了一种实现图像卷积的编码型闪存系统，包括编码型闪存阵列，所述编码型闪存阵列包括：n2个第一编码型闪存单元、n2个第二编码型闪存单元、第一字线、第二字线、n2条位线、第一导线、第二导线以及运算放大器。其中，每个所述编码型闪存单元包括源端、栅端和漏端，用于存储卷积核数据。字线与编码型闪存单元的栅端相连，用于施加驱动电压。位线连接相应的一对第一编码型闪存单元和第二编码型闪存单元的漏端，用于传输像素矩阵中的相应一个元素。导线与编码型闪存单元的源端相连。运算放大器包括正输入端、负输入端和输出端，所述正输入端与所述第一导线相连，所述负输入端与所述第二导线相连，所述输出端用于输出卷积处理结果。
-
Patent Agency Ranking
公开(公告)号：CN110581190A
公开(公告)日：2019-12-17
申请号：CN201910785417.6
申请日：2019-08-23
Applicant: 北京大学
IPC: H01L31/0352 , H01L31/102 , H01L31/18
Abstract: 本申请公开了一种适应亚微米像素的UTBB光电探测器、阵列和方法，包括：硅膜层、埋氧层、掺杂层和衬底，所述衬底、掺杂层、埋氧层和硅膜层依次从下至上设置；所述硅膜层包括相邻的一个NMOS管和一个PMOS管；所述掺杂层包括多个交替排列的N型掺杂区和P型掺杂区。所述NMOS管为一个像素单元，所述PMOS管为一个像素单元。通过在掺杂层采用横向电场，主动使信号电荷向像素内聚集，抑制串扰的能力更强，而且无需浅槽隔离，可以使像素单元进一步缩小。采用横向PN结感光结构，PN结的横向自建电场与埋氧层下垂直方向电场共同作用，使得光生电子可以漂移并聚集在埋氧层下方。横向电场的存在提高了光电转化效率，抑制了像素间串扰，使其更适合于亚微米像素。
-
公开(公告)号：CN110534146A
公开(公告)日：2019-12-03
申请号：CN201910715383.3
申请日：2019-08-02
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明公开了一种阻变式存储器的操作电路及操作方法，操作电路包括至少一电容，串联于一阻变式存储器，使该阻变式存储器通过该电容接地。操作方法是串联至少一电容于一阻变式存储器，使该阻变式存储器通过该电容接地；施加成形或设定脉冲电压于该阻变式存储器，实现对该阻变式存储器的成形或设定操作。本发明通过在每个RRAM的底电极端串联一个电容，使该RRAM通过该电容接地，进而能够实现快速、低功耗的RRAM阵列的批量成形或设定过程，加速RRAM阵列成形或设定过程，减小成形或设定过程中的能耗，并提升成形或设定后的RRAM器件性能。
-
公开(公告)号：CN110533160A
公开(公告)日：2019-12-03
申请号：CN201910664715.X
申请日：2019-07-22
Applicant: 北京大学
Abstract: 本公开提供了一种基于NOR FLASH模拟量计算阵列的深度神经网络，包括：多个计算阵列，减法器、激活电路单元和积分-识别电路单元组成；计算阵列由多个计算单元和多条字线、位线和源极线组成；每一个计算单元包括一个NOR FLASH单元，每一列NOR FLASH单元的栅极连接同一条字线，源极连接同一条源极线，每一行NOR FLASH单元的漏极连接同一条位线，每个减法器的正极端和负极端分别连接相邻两条位线，减法器的输出端和激活电路或积分-识别电路的输入端相连。
-
公开(公告)号：CN109359269A
公开(公告)日：2019-02-19
申请号：CN201810984160.2
申请日：2018-08-27
Applicant: 北京大学
Abstract: 一种进行矩阵向量乘法运算的系统，包括：NOR FLASH计算阵列，阵列中每列单元的栅极接在一起，各列用于依次输入与被乘数向量的元素相对应的输入电压；阵列中每行单元的漏极连接在一起，用于输出各单元进行乘法运算后并累加(即矩阵向量乘法运算)得到的运算电流；阵列中每两行为一组，其中一行表示负数，另一行表示正数，各组按照正负关系被预先写入乘数向量的各元素；加权求和电路，对位于同一组代表不同位的运算电流进行加权求和运算；减法电路，每组设置一减法电路，用于对代表不同位加权求和后的运算结果进行减法运算；模数转换电路，用于将进行减法运算后的结果转换为二进制数字量。通过本发明的系统，实现了存储计算一体化。
-
公开(公告)号：CN108666336A
公开(公告)日：2018-10-16
申请号：CN201810528240.7
申请日：2018-05-29
Applicant: 北京大学
IPC: H01L27/146
Abstract: 本发明公开了一种UTBB光电探测器阵列及其工作方法，其中，光电探测器的阵列包括：由栅极公共端组成的字线、由漏极公共端组成的位线、由公共源极组成的共源端以及由具有不同掺杂类型区域的衬底分别组成的势阱端。所述双工作模式包括：通过一个包含双阱结构的全像素单元进行光采集，使得光电探测器实现高灵敏度的工作模式；以及将一个像素单元拆分成两个半宽度像素，每个半宽度像素单独完成一个像素点光信号的采集，使得光电探测器实现高分辨率的工作模式。本发明的优点是，通过所述的UTBB光电探测器阵列及其工作方法，在不改变原有器件性能的基础上，使得具有UTBB结构的光电探测器同时具有高分辨率和高灵敏度两种工作模式。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.024 seconds)
