具有普遍适用性的集成电路芯片测试输出引脚优化方法

    公开(公告)号:CN102495346A

    公开(公告)日:2012-06-13

    申请号:CN201110387760.9

    申请日:2011-11-29

    Abstract: 具有普遍适用性的集成电路芯片测试输出引脚优化方法,它涉及系统级芯片测试输出引脚优化方法。它为解决现有集成电路芯片测试方法未考虑被测试电路对测试电路结构产生的影响,进而造成测试电路结构复杂,测试电路硬件成本高的问题而提出。所述方法由如下几步骤实现:一:取两个相同的基准电路,并在其中一个注入故障;二:对两个基准电路施加相同的测试激励;三:观察测试响应并分别保存响应数据;四:对得到的测试响应数据进行分析;五:根据已知故障覆盖率的要求对输出引脚进行优化。本发明具有测试电路结构简单,硬件成本低的优点。本发明所述方法可广泛适用于各种组合电路并且通过改进也可以对时序电路进行输出引脚优化。

    基于参考向量和位掩码的SOC的测试方法

    公开(公告)号:CN102353894A

    公开(公告)日:2012-02-15

    申请号:CN201110248480.X

    申请日:2011-08-26

    Abstract: 基于参考向量和位掩码的SOC的测试方法,涉及SOC的测试方法,解决了现有测试方法在对IP核进行检测时,存在压缩率较低的问题,它包括步骤一:把电路对应的测试数据进行压缩;步骤二:将压缩后的数据传输并存储在ATE上;步骤三:通过芯片上的解压结构对压缩数据解压缩,还原成测试数据;步骤四:用测试数据对IP核进行测试。本发明方法的压缩效率高,高于同类的20%以上,没有增加额外的硬件冗余。用于基于可复用IP核设计的SOC的测试。

    一种基于编码的SOC的测试方法

    公开(公告)号:CN102323540A

    公开(公告)日:2012-01-18

    申请号:CN201110136725.X

    申请日:2011-05-25

    Abstract: 一种基于编码的SOC的测试方法,涉及SOC的测试方法,解决了编码方法在对无关位进行赋值时未考虑到最优化方法,从而损失了潜在的压缩效率的问题,它包括如下步骤:步骤一、把测试数据进行压缩;步骤二、将压缩后的数据传输并存储在ATE上;步骤三、通过芯片上的解压结构对压缩数据解压缩,还原成测试数据;步骤四、用测试数据对SOC进行测试;步骤一的压缩过程如下:步骤一一、将测试向量排列成逐位移入的数据流;步骤一二、采用动态规划方法对测试数据中的无关位赋值;步骤一三、求非负整数序列A,使得总代价函数Y(A)最小;步骤一四、对赋值完后的测试向量进行划分;步骤一五、对测试数据进行压缩。用于大规模集成电路测试。

    利用差值进行二次分配的扫描链平衡方法

    公开(公告)号:CN102305911A

    公开(公告)日:2012-01-04

    申请号:CN201110162065.2

    申请日:2011-06-16

    Abstract: 利用差值进行二次分配的扫描链平衡方法。它涉及系统芯片SOC测试技术领域。它为了缩短SOC的测试时间,进而降低测试费用。首先,将IP核内部各扫描链按照降序排列,从中找到最大的扫描链S(max),将最大的扫描链S(max)除以调整系数adj的长度作为基准长度,最接近于基准长度的扫描链设定为基准的扫描链S(adj);然后,将IP核内部各扫描链的长度与基准的扫描链S(adj)的长度进行比较,大于基准的扫描链S(adj)则设定为长扫描链S>,小于等于基准的扫描链S(adj)则设定为短扫描链S≤,将所有长扫描链S>按照基准的扫描链S(adj)的长度进行第一次分配;再计算出每一个长扫描链S>与基准的扫描链S(adj)的差值di’,将所有短扫描链S≤与所有差值di’从大到小排序后,进行第二次分配。它应用于集成电路中。

    直流混合式接触器可靠性寿命实验动态特性测试分析系统

    公开(公告)号:CN100578239C

    公开(公告)日:2010-01-06

    申请号:CN200710071713.7

    申请日:2007-01-31

    Abstract: 直流混合式接触器可靠性寿命实验动态特性测试分析系统,它涉及一种直流混合式接触器的可靠性寿命实验动态特性测试分析装置,为了解决现有接触器可靠性寿命试验的测试装置对实验中的数据采集不完全,不精确,不能对数据进行实时采集和传输的问题。本发明它包括前端处理模块、数据采集模块、数据传输模块、上位机和液晶显示及键盘,前端处理模块的信号输出端连接数据采集模块的信号输入端,数据采集模块的数据输出端连接数据传输模块的数据输入端,数据传输模块的数据传输端连接上位机和液晶显示及键盘。本发明实现了实验的全自动化,提高了数据分析的精度;能完整地充分地处理分析数据。

    一种大规模集成电路测试数据与测试功耗协同优化的方法

    公开(公告)号:CN100557454C

    公开(公告)日:2009-11-04

    申请号:CN200710144612.8

    申请日:2007-11-16

    Abstract: 一种大规模集成电路测试数据与测试功耗协同优化的方法。它涉及大规模集成电路的技术领域,是针对目前SOC测试技术中还没有能有效地同时降低测试数据量和测试功耗的方法而提出的。它的方法步骤为:分析电路内扫描单元相容性,将其分为三类;将各类中的扫描单元分别连接,构建带有“复制”机制的扫描链;根据新的扫描链结构调整测试向量集;采用基于重复性数据压缩的方法对测试集进行压缩,得到压缩后的测试集TE。进行测试时,压缩后的数据经解压缩电路被完全恢复,进行测试。本发明是一种集成电路的可测性设计方法;能降低电路在测试期间产生的功耗,因而保证其可靠性和可测性;能有效降低测试数据量,降低测试时间,减少ATE通道数量。

    一种V-I转换电路及应用这种转换电路的程控电流源

    公开(公告)号:CN101349927A

    公开(公告)日:2009-01-21

    申请号:CN200810137060.2

    申请日:2008-09-05

    Abstract: 一种V-I转换电路及应用这种转换电路的程控电流源,它涉及电子线路领域及电流源领域。本发明解决了现有V-I转换电路输出电流的变化范围小、不能双向输出和程控电流源精度低及体积过大而无法进行嵌入式开发的问题。一种V-I转换电路,运放A1的正输入端通过电阻R2与运放A2的负输入端和运放A2输出端连接,运放A1的输出端与运放A3正输入端连接并通过采样电阻Rs1与采样电阻Rs2的2脚和运放A2的正输入端连接,运放A3的负输入端与其输出端和采样电阻Rs2的1脚连接。应用V-I转换电路的程控电流源,现场可编程门阵列通过D/A转换模块与V-I转换电路的连接;本发明适用于惯导设备驱动,测量校准仪器的电流源输出等。

Patent Agency Ranking