-
Patent Agency Ranking
公开(公告)号：CN117832173A
公开(公告)日：2024-04-05
申请号：CN202311740316.X
申请日：2023-12-18
Applicant: 北京大学
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构及半导体器件，上述方法包括：提供一形成有鳍状结构的衬底；其中，鳍状结构包括在第一方向上排布的器件区和场区；去除鳍状结构中位于场区的第一部分，保留场区的第二部分；基于鳍状结构的上部，形成第一半导体结构，第一半导体结构包括第一源漏结构、第一源漏金属和第一层间介质层；倒片并去除衬底，以暴露鳍状结构的下部；去除场区的第二部分，以暴露第一层间介质层；基于鳍状结构的下部，形成第二半导体结构，第二半导体结构包括第二源漏结构、第二源漏金属和第二层间介质层；第一层间介质层和第二层间介质层中形成有互连通孔结构；互连通孔结构与第一源漏金属、第二源漏金属连接。
-
公开(公告)号：CN117497608A
公开(公告)日：2024-02-02
申请号：CN202311610401.4
申请日：2023-11-29
Applicant: 北京大学
IPC: H01L29/786 , H01L23/373 , H01L23/473 , H01L21/336
Abstract: 本发明公开了基于金刚石上硅的围栅晶体管及其制备方法，属于半导体集成电路技术领域。本发明采用金刚石上硅(SOD)衬底制备围栅晶体管，包括由上到下层叠的器件层、金刚石均热层和硅衬底，在所述金刚石均热层中设置p阱或n阱，与其上方器件层中的围栅晶体管的n型或p型沟道形成反偏结；所述硅衬底在背面具有微通道热沉结构。SOD衬底相较于SOI衬底具有更好的均热效果，并解决了寄生衬底漏电和寄生电容问题；同时金刚石具有优异的抗腐蚀能力，可作为刻蚀阻挡层用于器件结构成型，简化工艺流程；衬底背面形成基于液体冷却的微通道热沉能够更好散热。将本发明的围栅晶体管作为高性能逻辑器件应用于芯片中，能够提升计算频率，增加稳定性和寿命。
-
公开(公告)号：CN117476640A
公开(公告)日：2024-01-30
申请号：CN202311295787.4
申请日：2023-10-08
Applicant: 北京大学
IPC: H01L27/02 , H01L27/092 , H01L21/8238
Abstract: 本申请提供一种半导体制备方法、半导体结构和芯片。该方法包括：在衬底上形成第一层叠结构和第二层叠结构，其中，第一层叠结构用于形成第一晶体管，第二层叠结构用于形成第二晶体管，第一层叠结构和第二层叠结构与衬底之间均形成有第一牺牲层；去除第一牺牲层位于第二层叠结构和衬底之间的部分，以在第二层叠结构和衬底之间形成间隙；在间隙内形成BDI层；形成第一晶体管的第一外延结构和第二外延结构、以及第二晶体管的第三外延结构，其中，第一外延结构和第二外延结构构成第一晶体管的源极和/或漏极，第三外延结构构成第二晶体管的源极和/或漏极，BDI层介于第三外延结构和衬底之间。通过本申请，同时了提供BDI层以及ESD保护。
-
公开(公告)号：CN117334693A
公开(公告)日：2024-01-02
申请号：CN202311319773.1
申请日：2023-10-12
Applicant: 北京大学
IPC: H01L27/02 , H01L21/8238 , H01L27/092
Abstract: 本申请提供一种半导体制备方法、半导体结构和芯片。该方法包括：在第一衬底上形成第一晶体管和第二晶体管，其中，第一晶体管和第二晶体管与第一衬底之间形成有BDI层；对第一衬底所在的晶圆进行倒片；去除第一衬底，以暴露出BDI层；去除BDI层中与第一晶体管对应的部分，以暴露出第一晶体管的第一外延结构，其中，第一外延结构构成第一晶体管的源极和/或漏极；在第一外延结构上形成第二外延结构，其中，第一外延结构和第二外延结构构成静电放电路径。通过本申请的方案，能够为具有BDI层的GAA晶体管提供ESD保护。
-
-
-
-
Search Results
125
records
(took 0.025 seconds)
