公开(公告)号：CN113777462A

公开(公告)日：2021-12-10

申请号：CN202111003610.3

申请日：2021-08-30

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 刘斯扬 ,  尹储 ,  李春晓 ,  蒋彦博 ,  童鑫 ,  孙伟锋 ,  时龙兴

IPC: G01R31/26

Abstract: 本发明公开了一种适用于功率器件的二次击穿限测试方法及装置，主要包括：在搭建的测试系统中，开启功率开关器件，齐纳二极管发生雪崩击穿，产生稳定电压B，使待测功率器件导通，关闭功率开关器件，待测功率器件关闭，即可观测到待测功率器件的源漏电压和漏极电流，此后，通过调节直流电压源的电压和变阻器，多次重复本操作，观察器件的工作电压和电流变化情况，调节直流电压源的电压和变阻器保证器件工作在所需要的条件下。本发明通过对直流电源电压和变阻器的调节，使得器件工作在稳定的源漏电压和漏极电流的条件下，在此过程中，通过观测器件导通过程中的源漏电压和漏极电流的变化情况，从而为器件的进一步的改进提供帮助。

公开(公告)号：CN109192787B

公开(公告)日：2021-07-13

申请号：CN201810801921.6

申请日：2018-07-19

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 祝靖 ,  李少红 ,  孙玲 ,  张龙 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L29/872 ,  H01L29/06 ,  H01L21/329

Abstract: 本发明涉及一种具有两极肖特基控制的凹槽型阳极快恢复二极管及其制造方式，包括：阴极金属，在阴极金属的上方有N型本征区，在N型本征区的上方有阳极金属，在阴极金属上设有相互间隔分布的轻掺杂N型区域和重掺杂N型区域，轻掺杂N型区域的底部与阴极金属为肖特基接触，在N型本征区与阳极金属之间设有相互间隔分布的重掺杂P型区域和轻掺杂P型区域，并且，重掺杂P型区域的上表面低于轻掺杂P型区域的上表面，形成凹槽型阳极区域，轻掺杂P型区域与阳极金属为肖特基接触。所述两极肖特基控制的凹槽型阳极快恢复二极管的制造方法，其特征在于，通过一步刻蚀可以同时形成阳极表面和侧壁的肖特基接触。

公开(公告)号：CN107623523B

公开(公告)日：2020-11-17

申请号：CN201710822019.8

申请日：2017-09-13

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 吴建辉 ,  陈怀昊 ,  黄成 ,  李红

IPC: H03M3/00

Abstract: 本发明公开了一种基于总线分割的数字ΣΔ调制器，包括一阶误差反馈调制器和三阶MASH结构调制器；输入信号总线Xin(z)分割为高M位XM(z)和低L位XL(z)两部分，低位XL(z)输入一阶调制器，其输出同高位XM(z)相加作为三阶调制器的输入，三阶MASH结构调制器将前一级量化噪声信号和输出信号均传递给后一级，等效为在MASH结构的第二级和第三极的输入端添加最低位一比特抖动信号，打破原有的周期性，以此增长输出序列周期，同时在保证输入信号位宽一定情况下，降低了整体电路的硬件开销和功耗。

公开(公告)号：CN107679010B

公开(公告)日：2020-10-23

申请号：CN201710854329.8

申请日：2017-09-20

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 葛伟 ,  明畅 ,  杨锦江 ,  陆启乐 ,  杨军 ,  陆生礼

IPC: G06F15/78

Abstract: 本发明公开了一种面向可重构计算阵列的算子映射系统及方法，包括计算流图优化模块、节点层次排序模块、节点编码模块、节点编码解释与评价模块、节点编码初始化模块、节点编码优化模块，计算流图优化模块用于对原始计算流图进行节点的组合优化；节点层次排序模块用于对节点进行分层性排序；节点编码初始化模块用于调用节点编码模块对节点进行编码，所有节点按照顺序排列的编码组成一条编码组；节点编码解释与评价模块用于输入一条编码组，输出该编码组对应的映射结果；节点编码优化模块用于对节点编码模块获得的节点的编码组进行优化，并记录历史最有价值的编码组作为最终的映射编码组。本发明能够在稳定可控的时间内获得满意的且稳定的映射效果。

公开(公告)号：CN107204755B

公开(公告)日：2020-07-24

申请号：CN201710432878.6

申请日：2017-06-09

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 孙伟锋 ,  胡孔生 ,  陆扬扬 ,  祝靖 ,  陆生礼 ,  时龙兴

IPC: H03K3/0231 ,  H03K3/012 ,  H03K3/011

Abstract: 一种高精度的自适应张弛振荡器，利用电容预充电原理抵消设于振荡电路中的充放电控制电路产生的延时，包括振荡电路、第一电容预充电电路和第二电容预充电电路，电容预充电电路用于给振荡器充放电电容预充电，振荡电路在电容预充电电路预充电电平的基础上进行充放电，电容两次充电产生的误差延时抵消，使振荡器工作在预设的频率上，实现显著提高频率‑控制电流线性度，且本发明不是直接通过提升比较器或者RS触发器的速度来减小延时，而是通过两次充电过程抵消控制电路产生的延时以及随外界环境变化的失调的影响，显著地提高了振荡器的精度，并且具有很强的温度稳定性和电源电压抑制即自适应性。

公开(公告)号：CN110222760A

公开(公告)日：2019-09-10

申请号：CN201910480120.9

申请日：2019-06-04

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 闫浩 ,  庞亮 ,  姚梦云 ,  门亚清 ,  李华超 ,  柴一凡 ,  时龙兴

IPC: G06K9/62

Abstract: 本发明公开一种基于winograd算法的快速图像处理方法，包括如下步骤：步骤1，选取数据集，利用Caffe框架训练自定义的神经网络模型，提取训练后的模型的卷积核权重、偏置值；步骤2，提取输入图片像素点，并存放在四维数组中，四个维度分别是输入图片数目、通道数、图片的长和宽；步骤3，构造基于winograd算法的卷积算子，判断卷积核尺寸是否为3×3且通道数是否大于10，如果满足，则使用winograd算子进行卷积操作；步骤4，输出卷积操作后得到的结果，并判断本层是否为最后一层卷积层，如果是，将输出图片经过RELU层的非线性变换后送入全连接层，否则重复步骤3。此种图像处理方法可提高处理器运行神经网络时的计算能效。

公开(公告)号：CN110046565A

公开(公告)日：2019-07-23

申请号：CN201910279211.6

申请日：2019-04-09

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 陆生礼 ,  庞伟 ,  黎健 ,  罗几何 ,  樊迎博 ,  花硕硕

IPC: G06K9/00 ,  G06K9/46

Abstract: 本发明公开一种基于Adaboost算法的人脸检测方法，步骤是：对输入的视频或图像进行预处理，包括进行灰度归一化和滤波去噪；将彩色图像的RGB空间转换为YCbCr空间，然后根据肤色色度的范围，对图像进行肤色分割；对肤色分割后的图像进行形态学处理；采用Canny边缘检测算法对形态学处理后的图像进行边缘检测；利用RHT检测图像中的椭圆，将检测出似人脸的椭圆区域抠出，作为人脸候选区域；利用Adaboost算法训练级联分类器，利用训练好的级联分类器对人脸候选区域进行人脸检测，输出人脸位置。此种人脸检测方法能够在保证检测率的同时，降低计算量，提高检测速度。

公开(公告)号：CN109948113A

公开(公告)日：2019-06-28

申请号：CN201910159208.0

申请日：2019-03-04

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 陆生礼 ,  庞伟 ,  沈志源 ,  吴成路 ,  舒程昊

IPC: G06F17/14

Abstract: 本发明公开一种基于FPGA的二维FFT加速器，MCU与外部存储器相连接，用于读取外部存储器的输入数据，并将FFT计算结果发送给外部存储器；图片缓存区和旋转因子缓存区分别包含N个图片子缓存区和N个旋转因子子缓存区，用于缓存通过AXI4总线接口从MCU读取的图片和旋转因子数据；地址产生器用于产生图片缓存区的读取地址，按照该地址读取图片缓存区中的数据送入FFT计算器；FFT计算器采用FPGA实现，包含N个FFT计算子单元，每个计算子单元对应配置一个图片子缓存区和一个旋转因子子缓存区，每个计算子单元均用于完成复数乘法功能和四点FFT操作；结果缓存区用于缓存FFT计算器处理后的计算结果，然后通过AXI4总线接口发送至MCU。此种结构能够高效地进行图像的二维FFT。

公开(公告)号：CN109934339A

公开(公告)日：2019-06-25

申请号：CN201910168042.9

申请日：2019-03-06

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 陆生礼 ,  庞伟 ,  罗几何 ,  李宇峰

IPC: G06N3/063 ,  G06N3/04

Abstract: 本发明公开一种基于一维脉动阵列的通用卷积神经网络加速器，AXI4总线接口用于实现模式配置指令的载入以及待计算数据的读取与结果数据的批量发送；模式配置器通过模式配置指令配置各个功能模块为对应工作类型；数据调度模块可并发进行待计算数据缓存、计算数据读取、卷积结果缓存以及卷积结果处理与输出任务；卷积计算模块采用一维脉动阵列的模式进行卷积计算；待计算数据缓存区、卷积结果缓存区、输出结果缓冲FIFO，用于缓存对应数据；结果处理模块进行卷积神经网络中常见的结果处理操作。此种加速器能够兼容卷积神经网络中的不同计算类型并进行高并行度计算来有效加速，同时只需要较低的片外访存带宽需求以及少量的片上存储资源。

公开(公告)号：CN109522293A

公开(公告)日：2019-03-26

申请号：CN201811127587.7

申请日：2018-09-27

Applicant: 东南大学—无锡集成电路技术研究所 ,  东南大学

Inventor： 刘昊 ,  郦家骅

IPC: G06F16/21 ,  G06F8/41

Abstract: 本发明公开一种低功耗蓝牙4.2协议栈属性协议数据库预生成系统，服务获取模块从蓝牙官方组织网站获取相应服务和UUID信息，转换属性数据库服务模块根据输入参数输出相应服务有关的.gatt文件；.gatt文件是属性数据库编译模块的输入，属性数据库编译模块生成包含属性数据库数组的.h文件。本发明还公开一种低功耗蓝牙4.2协议栈属性协议数据库预生成方法，包括如下步骤：查询蓝牙技术联盟的官方网站获得可获取的相应规范名的特定服务和服务相关的UUID；将服务转化为相应的.gatt文件并根据服务进行调整；将调整后的.gatt文件转换成包含属性数据库数组的.h文件。此种技术方案可完成属性数据库的生成，节省代码空间和存储空间。