一种基于相关双采样的伪差分结构微弱电流积分电路

    公开(公告)号:CN111510079B

    公开(公告)日:2022-10-04

    申请号:CN202010298601.0

    申请日:2020-04-16

    Abstract: 本发明公开了一种基于相关双采样的伪差分结构微弱电流积分电路,包括一个带输入共模反馈的电路的差分放大器A1、一个寄生等效电容Cp、一个哑电容Cdum、两个对称的输入共模反馈电容、两个对称的反馈电容、两个对称的自归零电容。本发明采用相关双采样电路将输入电流信号转换成保持电容上的电压,通过自归零电容存储放大器的失调和低频噪声信息。运用伪差分结构的电路来减少MOS开关工作时的电荷注入和时钟馈通效应。引入输入共模反馈电路来抑制放大器A1输入端的共模波动,减小因共模‑差模变换导致的误差。

    一种可控的Chiplet串行测试电路

    公开(公告)号:CN114578217B

    公开(公告)日:2022-08-09

    申请号:CN202210485039.1

    申请日:2022-05-06

    Abstract: 本发明公开一种可控的Chiplet串行测试电路,属于半导体器件在制造或处理过程中的测试或测量的技术领域。该测试电路包括主控测试模块、从控测试模块、时钟控制模块、输出模块,主控测试模块由测试访问端口模块、段插入位模块、测试数据寄存器模块组成,通过主控测试模块生成测试控制信号,从控测试模块接收到测试控制信号后分别控制从控芯粒的测试输入信号。同时,测试控制信号输入至时钟控制模块,得到从控芯粒的时钟信号。测试输出模块的输出信号由测试控制信号确定。该测试电路利用外部测试端口直接控制多芯粒集成电路的内部测试信号,实现对芯粒测试选择以及最终测试输出,保证各芯粒测试的有效性及独立性。

    一种可控的Chiplet串行测试电路

    公开(公告)号:CN114578217A

    公开(公告)日:2022-06-03

    申请号:CN202210485039.1

    申请日:2022-05-06

    Abstract: 本发明公开一种可控的Chiplet串行测试电路,属于半导体器件在制造或处理过程中的测试或测量的技术领域。该测试电路包括主控测试模块、从控测试模块、时钟控制模块、输出模块,主控测试模块由测试访问端口模块、段插入位模块、测试数据寄存器模块组成,通过主控测试模块生成测试控制信号,从控测试模块接收到测试控制信号后分别控制从控芯粒的测试输入信号。同时,测试控制信号输入至时钟控制模块,得到从控芯粒的时钟信号。测试输出模块的输出信号由测试控制信号确定。该测试电路利用外部测试端口直接控制多芯粒集成电路的内部测试信号,实现对芯粒测试选择以及最终测试输出,保证各芯粒测试的有效性及独立性。

    一种应用于高速模数转换器的高速比较器

    公开(公告)号:CN113872574A

    公开(公告)日:2021-12-31

    申请号:CN202111167785.8

    申请日:2021-09-29

    Abstract: 一种应用于高速模数转换器的高速比较器,包括比较器模块和回转器两个模块。所述的比较器模块由前置放大电路、输入缓冲再生电路,复位电路三个部分构成。前置放大电路将差分输入信号放大,输入缓冲再生电路部分利用锁存器实现再生的目的,复位电路利用高电平实现复位。所述的回转器通过与再生电路的输出相连,建立外部充电路径,形成负电容与再生电路中的寄生电容抵消,从而达到减少寄生电容的目的。本发明利用基于回转器的电容消除技术,消除了寄生电容对高速比较器的速度的限制,能够有效提高比较器的速度。

    一种采用动态阈值技术的时间数字转换器

    公开(公告)号:CN109884873B

    公开(公告)日:2021-10-29

    申请号:CN201810366965.0

    申请日:2018-04-23

    Abstract: 本发明涉及一种采用动态阈值技术的时间数字转换器,适用于近阈值电源电压环境下,包括游尺延迟线TDC电路和编码器电路,其中游尺延迟线TDC电路判别START和STOP信号的时间差,并以二进制的形式输出相应的结果。由于采用较低的电源电压,晶体管的过驱动电压不足,电路工作的电流会减小,因此游尺延迟线TDC的工作时间将大幅度的延长。本发明采用动态阈值技术,将晶体管的衬底与栅端相连,这样衬底的电位会随着栅电压的变化而变化,晶体管的阈值电压会大幅度降低,源漏电流也会增加,也能最大程度地避免泄露电流的产生,提高了电路的速度和可靠性。

    一种基于正交相位选通的等效采样控制电路

    公开(公告)号:CN110426974A

    公开(公告)日:2019-11-08

    申请号:CN201910729459.8

    申请日:2019-08-08

    Abstract: 一种基于正交相位选通的等效采样控制电路,其中,触发信号产生电路采用VCO产生5GHz精准频率信号,依次经过2分频、4分频、8分频电路,形成基于5GHz的相分8分频625MHz信号,由FPGA控制电路控制时钟选通电路对8路分频时钟信号进行选通控制,按照同一周期内的相序逐次驱动ADC采样时钟,从而实现对反射脉冲的8个周期不同相位的信号幅值进行采样,高速ADC电路预先设置接收信号频率为6.25MHz,则每路触发信号经过100个周期可以完成一个周期的采样,然后离散波形重构电路对这些样本值按照采样时间和触发相位顺序组合形成完整的回波信号。本发明具有数字集成度高,探测速度快,分辨率高等特点。实现了对回波信号的良好接收,采样效率提高80%。

    一种采样频率可调的模数转换器

    公开(公告)号:CN110034762A

    公开(公告)日:2019-07-19

    申请号:CN201910327093.1

    申请日:2019-04-23

    Abstract: 本发明公开了一种采样频率可调的模数转换器,包括含有非交叠时钟、自举开关、运算放大器、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑模块、DAC电容阵列、延时逻辑模块、第一延时选择器和第二延时选择器;本发明采用第一延时选择器和第二延时选择器,第一延时选择器和第二延时选择器均采用三种相同的延时时间,通过选择延时时间方式,形成不同的异步时钟,从而达到采样频率可调;本发明中采用一级运放加二级锁存作为比较器,可以阻止回扫噪声,提高比较速度。

Patent Agency Ranking