公开(公告)号：CN101800237B

公开(公告)日：2012-02-15

申请号：CN201010107872.X

申请日：2010-02-09

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 王倩 ,  陈后鹏 ,  蔡道林 ,  宋志棠

IPC: H01L27/24

Abstract: 本发明揭示了一种相变存储器芯片版图结构，所述相变存储器芯片版图包括第一版图区、第二版图区、第三版图区、第四版图区、第五版图区和第六版图区；第一版图区、第二版图区、第三版图区和第四版图区位于相变存储器芯片版图的中央；第一版图区与第二版图区相连，第二版图区与第三版图区相连，第二版图区与第四版图区相连，第三版图区与第四版图区相连；第五版图区覆盖版图中央、除第一版图区、第二版图区、第三版图区和第四版图区外的其他空白区域；第六版图区均匀分布在相变存储器芯片版图的四周和四角。本发明提出的相变存储器芯片版图结构，芯片版图布局合理，有效减小了压控振荡器噪声以及数字电路的噪声对模拟电路和存储阵列的干扰。

公开(公告)号：CN101968973A

公开(公告)日：2011-02-09

申请号：CN201010289979.0

申请日：2010-09-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 蔡道林 ,  宋志棠 ,  陈后鹏

IPC: G11C16/24

Abstract: 本发明提供一种能抑制位线间漏电流的相变存储器电路结构，其包括：多条字线和多条位线；由多个各自连接在一条位线和一条字线上的相变存储单元形成的存储阵列，其中，每一相变存储单元包括：由相变材料形成且一端连接相应位线的相变电阻以及连接在所述相变电阻另一端和相应字线之间的选通管；以及多个控制单元，各控制单元的输入端分别连接一条位线，各输出端分别连接在相应位线上的各相变存储单元的相变电阻和选通管的公共连接点，分别用于拉低相应位线上未被选中的相变存储单元的相变电阻和选通管的公共连接点的电位，从而避免漏电流流经未被选中的相变存储单元的相变电阻，如此抑制位线间的漏电流，有效提高存储器的可靠性。

公开(公告)号：CN101777388A

公开(公告)日：2010-07-14

申请号：CN201010022600.X

申请日：2010-01-08

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 蔡道林 ,  宋志棠 ,  陈后鹏 ,  陈小刚

IPC: G11C29/00 ,  G11C16/02 ,  G11C16/06

Abstract: 本发明公开了一种获得相变存储器相变电阻晶化率的方法，该方法为利用不同的电压对相变存储器进行Reset操作，然后进行Set操作，测得Reset操作的电压-电阻曲线，Set操作的电压-电流曲线，和Set态的电流-电压曲线，并根据相变存储器的电阻-电压-电流关系方程最终获得晶化率的值。本发明在相变电阻被电流或电压加热发生相变时，其相变区电阻晶化率进行计算，并通过对相变区电阻晶化率的计算确定加热电流或电压与加热时间的关系；本发明还可以为相变过程中阻值的变化提供理论指导，同时为多值存储的研究提供了一种解决方案。

公开(公告)号：CN101329906A

公开(公告)日：2008-12-24

申请号：CN200810040949.9

申请日：2008-07-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 丁晟 ,  宋志棠 ,  陈邦明 ,  刘波 ,  陈小刚 ,  蔡道林 ,  封松林

IPC: G11C11/56 ,  G11C16/08

Abstract: 本发明揭示了一种非易失顺序模块式存储器，所述存储器被分割为若干存储块，每个存储块的数据信息分配一个统一的地址，各存储块之间采用随机读写方式，存储块内部采用顺序存储方式。本发明针对大量数据存储，改善RAM式存储方式的缺点，提出一套新型的非易失模块式新型存储器及其存储与读取方法，可以提高相变存储芯片的读写速度、可重复读写次数、降低功耗。