-
公开(公告)号：CN105245190A
公开(公告)日：2016-01-13
申请号：CN201510704598.7
申请日：2015-10-27
Applicant: 东南大学
IPC: H03D7/16
Abstract: 本发明涉及一种无电感跨导增强无源混频器，包含交叉耦合全差分跨导级、双平衡本振开关以及跨阻放大器。该混频器利用无源混频开关对负载阻抗的频率搬移作用，在本振频率处拉低跨导级输出阻抗并构造交流地；本振开关的差分输入端分别接到跨导管的源极和漏极，输入信号在跨导管上形成的抽拉电流被分别注入到开关级的差分对中，相比传统无源混频器可增加近一倍的等效跨导，在同样转换增益和噪声系数指标条件下可显著降低功耗。此外跨导级为全差分结构，可实现对输入共模信号和干扰信号的有效抑制。
-
公开(公告)号：CN105207626A
公开(公告)日：2015-12-30
申请号：CN201510706256.9
申请日：2015-10-27
Applicant: 东南大学
IPC: H03D7/16
Abstract: 本发明涉及一种折叠式线性跨导上变频器，包含高线性度中频跨导电路、双平衡本振开关以及负载电路；本发明为折叠结构，将跨导级产生的电流经电流镜复制到本振开关，从而将本振开关所在支路层叠的晶体管数目从四个减少到三个，缓和了电压裕度。跨导级通过基于运放的负反馈电路，实现了具有高线性度的电压—电流转换功能。同时为了保证跨导级的电压裕度，该线性跨导电路将跨导电阻两端的偏置电压相比输入电压上移了一个栅源电压。所述上混频电路可工作在较低电源电压下，并具有高线性度的特点。
-
公开(公告)号：CN105045722A
公开(公告)日：2015-11-11
申请号：CN201510530922.8
申请日：2015-08-26
Applicant: 东南大学
IPC: G06F12/02
Abstract: 本发明公开了一种用于高性能RF自动测试平台的DDR2-SDRAM控制器及相应的低延迟优化方法，该DDR2-SDRAM控制器特点是，第一其并不将外部存储模组视为单个资源，而是根据DRAM模组的rank和bank结构，将存储器存储空间划为几个独立的逻辑资源，每个资源为一个有访存需求的任务私有，并在此基础上本发明设计了相应的仲裁方式和指令序列。第二是其改进了刷新机制，控制器在60个访存指令周期的结尾安排1个刷新周期，通过行访问刷新存储阵列中的指定行，将刷新时间化整为零，降低了访存请求和刷新请求冲突对访存延迟的影响。最终使得系统各任务的最大访存延迟性能得到比较大的改善。
-
公开(公告)号：CN104917527A
公开(公告)日：2015-09-16
申请号：CN201510374237.0
申请日：2015-06-30
Applicant: 东南大学
Abstract: 本发明公开了一种应用于单端SAR ADC电容失配校准方法，通过可以校准SAR ADC的电容失配所引起的误差。该方法在模拟域只需要插入两对冗余电容，在数字域进行电容失配的补偿。其中含有两对冗余点电容的二进制电容DAC包括分段二进制电容DAC以及插入在分段电容MSB段最低位Cj的冗余电容Cjr+,Cjr-，以及插入在LSB段中的冗余电容Cqr+,Cqr-。冗余位计算模块将所插入的冗余位加入与其他正常位计算成N-bit的有效输出。电容失配校准模块对输出结果进行电容失配的补偿。该校准方法传统的SAR ADC结构只加入了两对冗余电容，失配补偿的计算在数字域中进行，从而减小版图面积，以及模拟电路复杂度。
-
公开(公告)号：CN104579321A
公开(公告)日：2015-04-29
申请号：CN201510001477.6
申请日：2015-01-04
Applicant: 东南大学
Abstract: 本发明公开了一种用于快速检测灾难性故障的锁相环内建测试结构，包括三个延迟单元、两个模式设置单元和一个测试评估单元。其中延迟单元用于实现将参考信号进行不同的延时，以提供灾难性故障测试所需的充放电测试信号。模式设置单元用于设置整个电路的工作模式，即正常工作模式，充电故障测试模式和放电故障测试模式。测试评估单元用于扫描待测锁相环中分频器的输出信号，并以数字形式输出，作为判断锁相环是否存在灾难性故障的依据。本发明提供的用于快速检测灾难性故障的锁相环内建测试结构，具有测试结构简单、测试时间快、测试成本低的特点。
-
Patent Agency Ranking
公开(公告)号：CN104270146A
公开(公告)日：2015-01-07
申请号：CN201410487847.7
申请日：2014-09-22
Applicant: 东南大学
IPC: H03L7/085
Abstract: 本发明公开了一种用于锁相环片上灾难性故障检测的鉴频鉴相器，包括时钟产生单元、周期采样单元，充放电控制单元，相位频率探测单元；其中时钟产生单元，从参考信号产生两个时钟控制信号，不再需要片外的测试控制信号，节约输入控制引脚；周期采样单元，采用D触发器完成不同的周期延时，以产生充电测试和放电测试信号，节省了来自片外的充放电测试信号资源；充放电控制单元，控制电路工作状态以及测试流程，使测试工作能够片上自动完成；相位频率探测单元，完成对参考信号和测试信号额的鉴频鉴相。本发明提供的用于锁相环灾难性故障检测的鉴频鉴相器结构，具有全数字、自动测试、低成本的特点。
-
公开(公告)号：CN104218949A
公开(公告)日：2014-12-17
申请号：CN201410441266.X
申请日：2014-09-01
Applicant: 东南大学
IPC: H03L7/18
Abstract: 本发明公开了一种适用于分数频率合成器的数字ΔΣ调制器结构，包括第一级误差反馈型调制器、反馈路径、第二级误差反馈型调制器以及误差抵消模块；反馈路径的输出与第一级调制器的输出之间的差值经过延迟单元后得到反馈路径的输出；经过噪声抑制增强单元的输入信号与经过滤波处理单元后的扰动信号之间的和值与反馈路径的输出之间的和值作为第一级误差反馈型调制器的输入；第一级误差反馈信号作为第二级误差反馈型调制器的输入；第一级误差反馈型调制器的输出与第二级误差反馈型调制器的输出经过误差抵消模块后得到整个调制器的输出。本发明引入反馈环路，实现了高阶噪声抑制、减小了输出量化电平的数目，降低了整体电路设计复杂度和功耗。
-
公开(公告)号：CN104158496A
公开(公告)日：2014-11-19
申请号：CN201410405208.1
申请日：2014-08-15
Applicant: 东南大学
Abstract: 本发明公开了一种以正反馈跨阻放大级为负载的25％占空比无源混频器，包含跨导放大级、开关混频级、跨阻放大级；其中跨导放大级采用反相器跨导放大结构，输出射频电流；开关混频级采用分别由50％占空比正交本振信号驱动的开关管串联结构，实现25％占空比的开关混频，对跨导放大级输出的射频电流进行调制，输出中频电流；跨阻放大级采用交叉耦合正反馈结构，以较低功耗实现低输入阻抗，从而有效地将开关混频级输出的中频电流转换为中频电压输出。本发明一种以正反馈跨阻放大级为负载的25％占空比无源混频器具有低功耗、高增益和低噪声的特点。
-
公开(公告)号：CN102394567B
公开(公告)日：2014-07-09
申请号：CN201110307246.X
申请日：2011-10-11
Applicant: 东南大学
IPC: H03D7/12
Abstract: 本发明公开了一种开关负载谐波抑制混频器，包括两个由跨导管与双平衡混频开关构成的谐波抑制混频器主体电路构成IQ路混频器、和一个用以产生开关负载控制信号和本振信号的时钟产生电路，所述谐波抑制混频器主体电路包括混频核心电路、开关负载级、输出缓冲级三部分。本发明提供的开关负载谐波抑制混频器，通过矢量相乘法而不是传统三相谐波抑制混频器的矢量相加法来实现谐波抑制混频功能，整个电路中只有一组混频核心电路，相对于传统的三相谐波抑制混频器的三组混频核心电路结构，具有功耗低、思路新颖、电路结构简单等特点。
-
公开(公告)号：CN103346782A
公开(公告)日：2013-10-09
申请号：CN201310287551.6
申请日：2013-07-09
Applicant: 东南大学
IPC: H03L3/00
Abstract: 本发明公开了一种快速起振晶体振荡器，包括主振荡电路、辅助振荡支路和偏置电路，利用晶振的缓冲放大器的一部分增益，用来补充振荡频率处的环路增益，显著提高了谐振频率处的环路增益，提高了起振速度。该振荡器上电启动后，产生电压阶跃中振荡频率处的微弱信号分量被环路快速放大，最后趋于稳定得到一个稳定的信号。由于该晶体振荡器环路增益高，所以对微小频率分量放大的速度快，因此本发明相对于传统晶体振荡器具有起振速度快的特点。
-
-
-
-
-
-
-
-
-
Search Results
207
records
(took 0.062 seconds)
