-
-
-
公开(公告)号:CN102340295A
公开(公告)日:2012-02-01
申请号:CN201110143098.2
申请日:2011-05-30
Applicant: 东南大学
IPC: H03H11/32
Abstract: 本发明公开了一种宽带有源巴伦电路,本发明将单端信号转换为双端平衡信号的过程分为两级:第一级提出了一种基于完全对称电路结构的电流复用单转双电路,电流复用单转双电路包括源跟随器、共源放大器和用于确保源跟随器与共源放大器对称偏置的静态偏置电路;第二级差分放大电路对前级得到的差分信号进行放大,差分放大电路与电流复用单转双电路输出端相连接,以满足后续电路对处理信号的要求,并且对前级输出的幅度失配有一定的纠正作用。本发明能在10GHz以内的输入电压信号下,得到幅度相等、相位差分的输出信号;后级只需要一级放大电路即可完成对幅值偏差的进一步完善,减小了电路规模。
-
-
公开(公告)号:CN102111132A
公开(公告)日:2011-06-29
申请号:CN201110004192.X
申请日:2011-01-11
Applicant: 东南大学
IPC: H03K5/156
CPC classification number: H03K3/017 , H03K5/1565
Abstract: 一种应用于解决在高速系统中对时钟占空比进行校准的高速全差分时钟占空比校准电路。该电路采用连续时间积分器检测占空比,直接在时钟传播链路上调整占空比从而提高工作速度。该电路使用全差分的电路结构,在指定工艺下能在更高、更宽的频率范围内进行占空比校准。并对工艺失配以及共模噪声都具有较好的抑制力。该电路包括了调整级ADJ1和ADJ2、第一缓冲级BUF1、第二缓冲级BUF2和占空比检测级DCD。
-
公开(公告)号:CN102063146A
公开(公告)日:2011-05-18
申请号:CN201110023659.5
申请日:2011-01-21
Applicant: 东南大学
IPC: G05F1/56
Abstract: 本发明涉及一种自适应频率补偿低压差线性稳压器,该稳压器包括误差放大器、第一缓冲器、带有自适应频率补偿功能的第二缓冲器和功率P型金属氧化物半导体管(PM0),第一反馈电阻(R1)、第二反馈电阻(R2)、片外电容(C0)、键合线电阻(CL)。其中第二级缓冲电路可根据驱动负载的情况自动调节偏置电流,从而对输出阻抗进行调整,以实现对该低压差线性稳压器的动态频率补偿。本发明相对于传统的低压差线性稳压器具有环路带宽大、驱动适应性强、在不同驱动电流模式间切换过程中,输出波形平稳的特点。
-
公开(公告)号:CN101567692B
公开(公告)日:2011-03-23
申请号:CN200910030063.0
申请日:2009-03-30
Applicant: 东南大学
IPC: H03M1/06
Abstract: 并行的高速动态元件匹配方法主要是降低了动态元件匹配算法的建立时间和硬件的复杂度,尤其适合需要高线性度的高速DAC的应用。并行转换模块(21)的输入是一个多位的串行或并行的二进制序列(Bin),经过并行转换模块(21)使得按每位的权重从高到低并行输出,即输出XnXn-1…X1,其中Xn为输入信号的最高位;并行转换模块(21)的二进制输出连到位译码单元(22),根据二进制输入信号的位权重,对每一位分别进行译码,二进制输入的其中一位Xi被译码为2i-1个Xi,1≤i≤n;伪随机序列产生模块(24)提供开关阵列(23)的控制信号,位译码单元(22)的输出编码连接到由伪随机序列控制的开关阵列模块(23),从而实现部分随机的选择输出编码,达到动态元件匹配。
-
公开(公告)号:CN101901020A
公开(公告)日:2010-12-01
申请号:CN201010200378.8
申请日:2010-06-13
Applicant: 东南大学
IPC: G05F3/30
Abstract: 基于高阶温度补偿的低温漂CMOS带隙基准电压源,其特征在于该电源包括启动电路(1),一阶温度补偿基准电压产生电路(2),第一误差放大器(3)及高阶温度补偿基准电压产生电路(4),高阶温度补偿电流产生电路(5),调节模块电路(6);高阶温度补偿电流产生电路(5)的直流电输入端分别连接直流电源Vcc;高阶温度补偿电流产生电路(5)的第一输出端同时与启动电路(1)的第二输入端和第一误差放大器(3)的第三输入端相连;高阶温度补偿基准电压产生电路(4)的输出端就是一阶温度补偿基准电压产生电路(2)的第一输出端,与高阶温度补偿电流产生电路(5)的第一输入端相连。
-
公开(公告)号:CN101478300B
公开(公告)日:2010-09-15
申请号:CN200910029129.4
申请日:2009-01-06
Applicant: 东南大学
IPC: H03K5/156
Abstract: 数字时钟占空比校准电路主要应用于高速数据通信系统及数字信号处理系统中(例如高速数据存储器、流水线型处理器等)对系统时钟的占空比进行校正,该电路中输入缓冲级(10)的输入端接待校准的原始输入时钟信号(CKI);输入缓冲级(10)的输出端信号为缓冲后的输入时钟信号(CKB),半周期延迟线HCDL(20)的输出端信号即半周期延迟时钟信号(CKD),以及匹配延迟线(30)的输出端信号即匹配延时时钟信号(CKM)分别接RS触发器(40)的复位输入端R和置位输入端S;RS触发器(40)的输出端Q处信号即为校准后的具有50%占空比校准时钟信号(CKO);输入缓冲级(10)的作用是保障时钟信号对后续电路的扇出能力。
-
公开(公告)号:CN101807920A
公开(公告)日:2010-08-18
申请号:CN201010121192.3
申请日:2010-03-10
Applicant: 东南大学
Abstract: 自适应频率校准频率合成器中,外加的参考信号(Fref)分别接鉴频鉴相器(1)和自适应频率校准电路(6)的一个输入端:鉴频鉴相器(1)的充电控制输出端(Up)、放电控制输出端(Dn)分别接电荷泵(2)的输入端,电荷泵(2)的输出端通过环路滤波器(3)接第一开关(S1),第一开关(S1)的另一端分成两路,其中一路通过第二开关(S2)接参考电压Vctrl,min,另一路接压控振荡器(4)的一个输入端;自适应频率校准电路(6)的输出端接压控振荡器(4)的另一个输入端;压控振荡器(4)的输出端接分频器(5)的输入端,并输出振荡电压信号(Fvco),分频器(5)的输出端分别接鉴频鉴相器(1)和自适应频率校准电路(6)的另一个输入端。
-
-
-
-
-
-
-
-
-