-
公开(公告)号：CN115565977B
公开(公告)日：2024-06-07
申请号：CN202110746011.4
申请日：2021-07-01
申请人： 长鑫存储技术有限公司
发明人： 庄凌艺
IPC分类号： H01L23/48 , H01L23/488 , H01L21/60
摘要： 本发明涉及半导体技术领域，提出了一种半导体结构及半导体结构的制作方法。半导体结构包括第一芯片和第二芯片，第一芯片的第一导电连线连接第一导电接触垫，第二芯片的第二导电连线连接第二导电接触垫，且第一导电接触垫包括第一导电体组和第二导电体组，第二导电接触垫包括第三导电体组和第四导电体组。通过使得第一导电接触垫和第二导电接触垫的实现预连接，因此不会出现第一芯片和第二芯片相对移动的情况，从而保证后续第一芯片和第二芯片可靠对准，以此改善半导体结构的性能。
-
公开(公告)号：CN117677207A
公开(公告)日：2024-03-08
申请号：CN202210959589.2
申请日：2022-08-10
申请人： 长鑫存储技术有限公司
IPC分类号： H10B80/00 , H01L23/488 , H01L23/50 , H01L25/00
摘要： 本公开实施例涉及半导体领域，提供一种半导体结构、半导体结构的制造方法和半导体器件，半导体结构包括：逻辑芯片，具有供电端口；存储模块，位于所述逻辑芯片的上表面，所述存储模块包括多个在第一方向堆叠的存储芯片，所述第一方向平行于所述逻辑芯片的上表面；每个所述存储芯片具有供电信号线，多个所述存储芯片中的至少一者具有供电布线层，且所述供电布线层与所述供电信号线电连接；所述供电布线层朝向或远离所述逻辑芯片的端面被所述存储芯片露出；所述供电布线层被露出的端面与所述供电端口电连接。本公开实施例至少可以统一多个存储芯片的通信延时，且提高运行速率，还有利于提高供电的稳定性。
-
公开(公告)号：CN117650133A
公开(公告)日：2024-03-05
申请号：CN202210957799.8
申请日：2022-08-10
申请人： 长鑫存储技术有限公司
IPC分类号： H01L25/065 , H10B12/00 , H01L23/495 , H01L23/482 , H01L21/60 , H01L21/50 , H01L23/488
摘要： 本公开实施例涉及半导体领域，提供一种半导体结构和半导体结构的制造方法，半导体结构包括：基板，所述基板具有供电端口；存储模块，位于所述基板的上表面；所述存储模块包括在第一方向上堆叠的多个存储芯片，所述第一方向平行于所述基板的上表面；每个所述存储芯片具有供电信号线，多个所述存储芯片中的至少一者具有供电布线层，所述供电信号线与所述供电布线层电连接；所述供电布线层位于所述存储模块内，且所述供电布线层远离所述基板的端面被所述存储模块露出；所述端面还具有焊接凸块；引线框架，与所述焊接凸块和所述供电端口电连接。本公开实施例至少可以提高半导体结构的性能。
-
公开(公告)号：CN117650128A
公开(公告)日：2024-03-05
申请号：CN202210959176.4
申请日：2022-08-10
申请人： 长鑫存储技术有限公司
IPC分类号： H01L23/528 , H01L27/06 , H10B12/00 , H01L25/065
摘要： 本公开实施例公开了一种半导体封装结构及其制备方法，其中，所述半导体封装结构包括：第一基板；第一半导体芯片，与所述第一基板连接；第二半导体芯片堆叠结构，位于所述第一半导体芯片上；所述第二半导体芯片堆叠结构包括多个沿第一方向依次堆叠的第二半导体芯片；所述第二半导体芯片堆叠结构在沿第一方向的一侧形成有多个第二导电凸块；其中，所述第一方向为平行于所述第一基板的平面的方向；第二基板，所述第二基板内的信号线与所述第二导电凸块连接；沿垂直于所述第一基板的平面的方向，所述第二基板与所述第一基板连接。
-
公开(公告)号：CN108447843B
公开(公告)日：2023-08-18
申请号：CN201810487209.3
申请日：2018-05-21
申请人： 长鑫存储技术有限公司
发明人： 庄凌艺
IPC分类号： H01L23/488 , H01L23/31
摘要： 本发明提供了一种窗口型球栅阵列封装组件，包括：基板，具有相对的第一表面及第二表面，形成有贯穿第一表面及第二表面的窗口，第一表面上设置有复数个邻靠窗口的接点及矩阵排列的焊盘，第二表面包含芯片安装区，窗口两端各形成有进胶口及上模流缓速汇集口，上模流缓速汇集口相较于进胶口为尺寸扩大的缓流开口，上模流缓速汇集口的端部宽度大于窗口的通道宽度；芯片，部分覆盖窗口，并使窗口的进胶口和上模流缓速汇集口裸露在芯片之外；焊线，穿过窗口并电性连接芯片和基板；以及塑封体，包裹芯片和焊线，并填满上模流缓速汇集口。本发明可避免在基板上出现的溢胶问题以及在塑封体内出现的空洞问题。
-
公开(公告)号：CN116525555A
公开(公告)日：2023-08-01
申请号：CN202210068227.4
申请日：2022-01-20
申请人： 长鑫存储技术有限公司
发明人： 庄凌艺
摘要： 本公开实施例公开了一种半导体封装结构及其制备方法，其中，所述半导体封装结构，包括：衬底；第一半导体芯片，位于所述衬底上，所述第一半导体芯片具有裸露的第一表面，所述第一表面具有含硅表面；第二半导体芯片结构，位于所述第一半导体芯片的所述第一表面上；所述第二半导体芯片结构具有与所述第一表面相对的第二表面；第一封装化合物结构，所述第一封装化合物结构具有接合面，所述接合面至少包覆所述第一半导体芯片的所述第一表面与所述第二半导体芯片结构的所述第二表面；其中，所述接合面具有含硅表面。
-
公开(公告)号：CN115621191A
公开(公告)日：2023-01-17
申请号：CN202110785205.5
申请日：2021-07-12
申请人： 长鑫存储技术有限公司
发明人： 庄凌艺
IPC分类号： H01L21/768 , H01L21/3065
摘要： 本发明实施例提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括有源面和与所述有源面相对的背面；在所述衬底的所述背面形成蚀刻停止层；将所述衬底固定至第一临时载体，使所述蚀刻停止层位于所述衬底和所述第一临时载体之间；刻蚀所述衬底至所述蚀刻停止层，形成贯穿所述衬底的通孔结构。
-
公开(公告)号：CN115274460A
公开(公告)日：2022-11-01
申请号：CN202110484058.8
申请日：2021-04-30
申请人： 长鑫存储技术有限公司
发明人： 庄凌艺
摘要： 本公开提供一种半导体结构及其制作方法与晶圆键合方法。半导体结构包括：衬底；导电连线，所述导电连线位于所述衬底中；导电接触垫，所述导电接触垫的第一面连接所述导电连线，所述导电接触垫的第二面设置有第一区域和第二区域，所述第一区域与所述导电连线位置对应，所述第二区域为所述导电接触垫的第二面除所述第一区域之外的区域；其中，所述第一区域具有第一粗糙度，所述第二区域具有第二粗糙度，所述第一粗糙度大于所述第二粗糙度。本公开实施例可以提高晶圆键合过程中金属键合的均匀度，优化晶圆键合效果。
-
公开(公告)号：CN115274458A
公开(公告)日：2022-11-01
申请号：CN202110481305.9
申请日：2021-04-30
申请人： 长鑫存储技术有限公司
发明人： 庄凌艺
摘要： 本公开提供一种晶圆键合方法、半导体结构以及半导体结构的制作方法。晶圆键合方法包括：提供第一晶圆，第一晶圆包括第一衬底、第一导电连线、第一导电接触垫，第一导电连线位于第一衬底中，第一导电接触垫的第一面连接第一导电连线，第一导电接触垫的第二面具有第一粗糙度；提供第二晶圆，第二晶圆包括第二衬底、第二导电连线、第二导电接触垫，第二导电连线位于第二衬底中，第二导电接触垫的第一面连接第二导电连线，第二导电接触垫的第二面具有第二粗糙度；控制第一导电接触垫与第二导电接触垫接触，以键合第一晶圆和第二晶圆。本公开实施例可以在降低晶圆键合过程中对金属导电接触垫的工艺要求的同时，优化晶圆键合效果。
-
公开(公告)号：CN112885801A
公开(公告)日：2021-06-01
申请号：CN201911205324.8
申请日：2019-11-29
申请人： 长鑫存储技术有限公司
发明人： 庄凌艺
IPC分类号： H01L23/488 , H01L21/60
摘要： 本公开涉及半导体技术领域，提出了一种半导体结构及其制造方法，半导体结构包括半导体基底、金属焊盘、凸块、第一焊料层、金属阻绝层以及第二焊料层，金属焊盘设置在半导体基底上；凸块设置于金属焊盘上；第一焊料层设置于凸块远离金属焊盘的一侧；金属阻绝层设置于第一焊料层远离凸块的一侧，金属阻绝层具有容纳槽，容纳槽的槽口朝向远离第一焊料层的方向；第二焊料层设置于容纳槽内，且第二焊料层的部分凸出容纳槽的槽口。由于第一焊料层和第二焊料层具有回流高温熔融可伸缩的特性，由此自动进行高度调整，从而可以减少回流后，因受封装基板变形导致的非润湿的问题。
-
-
-
-
-
-
-
-
-
搜索结果
67 条记录 (耗时 0.032 秒)
