-
公开(公告)号：CN104979348A
公开(公告)日：2015-10-14
申请号：CN201510155592.9
申请日：2015-04-02
Applicant: 精工爱普生株式会社
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238 , H01L29/78 , H01L29/06
CPC classification number: H01L27/0922 , H01L21/823807 , H01L21/823814 , H01L21/82385 , H01L27/088 , H01L21/8234 , H01L21/8238 , H01L27/0928 , H01L29/0638 , H01L29/7816
Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置具备：P沟道DMOS晶体管，其具备N型栅电极；P沟道MOS晶体管，其具备P型栅电极；N沟道MOS晶体管，其具备N型栅电极。优选为，P沟道DMOS晶体管的N型栅电极具有：位于P沟道DMOS晶体管的源极侧的第一端部；和位于P沟道DMOS晶体管的漏极侧的第二端部，并且P沟道DMOS晶体管在第一端部处具有P型扩散层。
-
Patent Agency Ranking
公开(公告)号：CN107276408B
公开(公告)日：2021-06-08
申请号：CN201710183063.9
申请日：2017-03-24
Applicant: 精工爱普生株式会社
IPC: H02M3/158
Abstract: 本发明提供一种电路装置、开关调节器以及电子设备。本发明的电路装置具备：第一开关电路，其一端被连接在输出节点上，并且根据驱动信号而接通或断开；第二开关电路，其在第一开关电路的另一端和预定的电位的节点之间与阻抗元件串联连接，并以与第一开关电路互补的方式断开或接通；比较电路，其输出表示第一开关电路的另一端的电位是否高于判断电平的输出信号；控制电路，其当在上述开关元件为导通状态时从比较电路输出表示输入端子的电位高于判断电平的输出信号时，以使上述开关元件成为非导通状态的方式对驱动信号的电平进行控制。
-
公开(公告)号：CN107276408A
公开(公告)日：2017-10-20
申请号：CN201710183063.9
申请日：2017-03-24
Applicant: 精工爱普生株式会社
IPC: H02M3/158
CPC classification number: H02M3/158 , H02M1/08 , H02M3/1588 , H02M2001/0009 , H02M2001/0032 , H02M2001/0048 , Y02B70/1466 , Y02B70/1491 , Y02B70/16 , H02M3/1584 , H02M2003/1586
Abstract: 本发明提供一种电路装置、开关调节器以及电子设备。本发明的电路装置具备：第一开关电路，其一端被连接在输出节点上，并且根据驱动信号而接通或断开；第二开关电路，其在第一开关电路的另一端和预定的电位的节点之间与阻抗元件串联连接，并以与第一开关电路互补的方式断开或接通；比较电路，其输出表示第一开关电路的另一端的电位是否高于判断电平的输出信号；控制电路，其当在上述开关元件为导通状态时从比较电路输出表示输入端子的电位高于判断电平的输出信号时，以使上述开关元件成为非导通状态的方式对驱动信号的电平进行控制。
-
公开(公告)号：CN105553465B
公开(公告)日：2020-10-27
申请号：CN201510702808.9
申请日：2015-10-26
Applicant: 精工爱普生株式会社
IPC: H03K19/094
Abstract: 本发明涉及一种电路装置以及电子设备。输出大电流的输出电路的输出晶体管存在局部性具有不良状况的可能性，但有时由于晶体管非常大而无法对局部不良进行检测。因此，本发明在输出电路中，将一个输出晶体管分割为多个，并设置以与该各个晶体管相对应的方式而连接的多个衬垫。每个衬垫均能够实施各个被分割的晶体管的不良检测，并且将至少数个衬垫与基板等的一个相同的输出端子连接。
-
公开(公告)号：CN104979348B
公开(公告)日：2019-05-07
申请号：CN201510155592.9
申请日：2015-04-02
Applicant: 精工爱普生株式会社
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置具备：P沟道DMOS晶体管，其具备N型栅电极；P沟道MOS晶体管，其具备P型栅电极；N沟道MOS晶体管，其具备N型栅电极。优选为，P沟道DMOS晶体管的N型栅电极具有：位于P沟道DMOS晶体管的源极侧的第一端部；和位于P沟道DMOS晶体管的漏极侧的第二端部，并且P沟道DMOS晶体管在第一端部处具有P型扩散层。
-
公开(公告)号：CN105553465A
公开(公告)日：2016-05-04
申请号：CN201510702808.9
申请日：2015-10-26
Applicant: 精工爱普生株式会社
IPC: H03K19/094
Abstract: 本发明涉及一种电路装置以及电子设备。输出大电流的输出电路的输出晶体管存在局部性具有不良状况的可能性，但有时由于晶体管非常大而无法对局部不良进行检测。因此，本发明在输出电路中，将一个输出晶体管分割为多个，并设置以与该各个晶体管相对应的方式而连接的多个衬垫。每个衬垫均能够实施各个被分割的晶体管的不良检测，并且将至少数个衬垫与基板等的一个相同的输出端子连接。
-
-
-
-
-
Search Results
6
records
(took 0.023 seconds)
