-
公开(公告)号:CN113948407A
公开(公告)日:2022-01-18
申请号:CN202110743123.4
申请日:2021-07-01
Applicant: 瑞萨电子株式会社
IPC: H01L21/60
Abstract: 本公开涉及半导体器件。该半导体器件包括封装衬底、半导体芯片和焊料凸块。半导体芯片被设置在封装衬底上。封装衬底包括第一电极焊盘和第一绝缘膜,第一绝缘膜被形成为使得第一绝缘膜露出第一电极焊盘的表面的第一部分。半导体芯片包括第二电极焊盘和第二绝缘膜,第二绝缘膜被形成为使得第二绝缘膜露出第二电极焊盘的表面的第二部分。第二电极焊盘通过焊料凸块形成在第一电极焊盘上。在穿过第一电极焊盘、焊料凸块和第二电极焊盘的横截面中,L2/L1为0.63或更大。第一部分的第一长度和第二部分的第二长度分别被定义为L1和L2。
-
公开(公告)号:CN113314428A
公开(公告)日:2021-08-27
申请号:CN202110162639.X
申请日:2021-02-05
Applicant: 瑞萨电子株式会社
IPC: H01L21/60 , H01L23/488 , H01L27/11517
Abstract: 本公开涉及一种制造半导体器件的方法。在根据一个实施例的制造半导体器件的方法中,在提供包括非易失性存储器、焊盘以及包括有机材料的绝缘膜的半导体晶片之后,使探针接触位于第二区域中的焊盘的表面,并且数据被写入到非易失性存储器。在此,通过对有机材料执行第一热处理来形成绝缘膜。而且,在对半导体晶片执行第二热处理并检查其中被写入数据的非易失性存储器之后,通过使用电镀法来在位于第一区域中的焊盘的表面上形成阻挡层和第一焊料材料。此外,通过对第一焊料材料执行第三热处理来在第一区域中形成凸块电极。
-
公开(公告)号:CN104347579A
公开(公告)日:2015-02-11
申请号:CN201410374171.0
申请日:2014-07-31
Applicant: 瑞萨电子株式会社
IPC: H01L23/52
Abstract: 本发明公开了一种半导体装置,其中减小了产生自布线的电阻分量。以第一方向(图中y方向)并排地排列多个晶体管单元,多个晶体管单元的每一个具有多个晶体管。所述晶体管的栅极以第一方向延伸。第一源极布线在第一晶体管单元和第二晶体管单元之间延伸,而第一漏极布线在第二晶体管单元和第三晶体管单元之间延伸。第二漏极布线在第一晶体管单元的与第一源极布线延伸的一侧相反的一侧上延伸;而第二源极布线在第三晶体管单元的与第二源极布线延伸的一侧相反的一侧上延伸。
-
-