公开(公告)号：CN111354784B

公开(公告)日：2024-12-31

申请号：CN201911258253.8

申请日：2019-12-10

Applicant: 瑞萨电子株式会社

Inventor： 高桥裕治 ,  渡边正树 ,  佐原政司 ,  山田健太郎 ,  坂下正树 ,  前田真一 ,  山田义明

IPC: H01L29/40 ,  H01L29/43

Abstract: 本公开实施例涉及半导体器件及其制造方法。具有包括Au‑Sb合金的背电极的半导体器件的特性被改进。该半导体器件具有半导体衬底和该包括Au‑Sb合金层的背电极。背电极被形成在半导体衬底上。Au‑Sb合金层中的Sb浓度等于或大于15wt％，并且等于或小于37wt％。Au‑Sb合金层的厚度等于或大于20nm，并且等于或小于45nm。

公开(公告)号：CN111354784A

公开(公告)日：2020-06-30

申请号：CN201911258253.8

申请日：2019-12-10

Applicant: 瑞萨电子株式会社

Inventor： 高桥裕治 ,  渡边正树 ,  佐原政司 ,  山田健太郎 ,  坂下正树 ,  前田真一 ,  山田义明

IPC: H01L29/40 ,  H01L29/43

Abstract: 本公开实施例涉及半导体器件及其制造方法。具有包括Au-Sb合金的背电极的半导体器件的特性被改进。该半导体器件具有半导体衬底和该包括Au-Sb合金层的背电极。背电极被形成在半导体衬底上。Au-Sb合金层中的Sb浓度等于或大于15wt％，并且等于或小于37wt％。Au-Sb合金层的厚度等于或大于20nm，并且等于或小于45nm。