-
Patent Agency Ranking
公开(公告)号：CN105489557A
公开(公告)日：2016-04-13
申请号：CN201510642282.X
申请日：2015-09-30
Applicant: 瑞萨电子株式会社
IPC: H01L21/8247 , H01L27/115
Abstract: 本申请涉及制造半导体器件的方法。在性能上改进一种包括非易失性存储器单元和场效应晶体管在一起的半导体器件。在制造半导体器件的方法中，在热处理半导体晶片之前形成含氢绝缘膜，含氢绝缘膜覆盖在其中将具有存储器单元的区域中的栅极电极和栅极绝缘膜以及暴露其中将具有配置外围电路的MISFET的区域。因而，向在栅极绝缘膜与半导体衬底之间的界面中扩散含氢绝缘膜中的氢，由此有选择地修复在界面处的缺陷。
-
公开(公告)号：CN105742285A
公开(公告)日：2016-07-06
申请号：CN201510994289.8
申请日：2015-12-25
Applicant: 瑞萨电子株式会社
IPC: H01L27/112 , H01L21/8247
Abstract: 本发明提供一种半导体装置及其制造方法，使半导体装置的性能提高。半导体装置具有SOI基板(1)和在SOI基板(1)形成的反熔丝元件(AF)。SOI基板(1)具有在支撑基板(2)的主面侧形成的p型阱区域(PW1)和在p型阱区域(PW1)上隔着BOX层(3)形成的SOI层(4)。反熔丝元件(AF)具有在SOI层(4)上隔着栅极绝缘膜(GI11)形成的栅电极(GE11)。由反熔丝元件(AF)形成存储元件，在存储元件的写入动作时，向栅电极(GE11)施加第1电位，并且向p型阱区域(PW1)施加与第1电位相同极性的第2电位。
-
公开(公告)号：CN105470203A
公开(公告)日：2016-04-06
申请号：CN201510640606.6
申请日：2015-09-30
Applicant: 瑞萨电子株式会社
IPC: H01L21/8247
Abstract: 本发明涉及一种制造半导体器件的方法。为了提供具有改善的性能的半导体器件同时改善半导体器件的制造步骤中的吞吐量。在半导体衬底上形成由第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜和第五绝缘膜构成的绝缘膜部。所述第二绝缘膜是第一电荷存储膜并且所述第四绝缘膜是第二电荷存储膜。所述第一电荷存储膜含有硅和氮；所述第三绝缘膜含有硅和氧；并且所述第二电荷存储膜含有硅和氮。所述第三绝缘膜的厚度小于所述第一电荷存储膜的厚度并且所述第二电荷存储膜的厚度大于所述第一电荷存储膜的厚度。通过用含水的处理液对所述第一电荷存储膜的上表面进行处理来形成所述第三绝缘膜。
-
公开(公告)号：CN105742285B
公开(公告)日：2020-10-27
申请号：CN201510994289.8
申请日：2015-12-25
Applicant: 瑞萨电子株式会社
IPC: H01L27/112
Abstract: 本发明提供一种半导体装置及其制造方法，使半导体装置的性能提高。半导体装置具有SOI基板(1)和在SOI基板(1)形成的反熔丝元件(AF)。SOI基板(1)具有在支撑基板(2)的主面侧形成的p型阱区域(PW1)和在p型阱区域(PW1)上隔着BOX层(3)形成的SOI层(4)。反熔丝元件(AF)具有在SOI层(4)上隔着栅极绝缘膜(GI11)形成的栅电极(GE11)。由反熔丝元件(AF)形成存储元件，在存储元件的写入动作时，向栅电极(GE11)施加第1电位，并且向p型阱区域(PW1)施加与第1电位相同极性的第2电位。
-
公开(公告)号：CN105470203B
公开(公告)日：2020-01-24
申请号：CN201510640606.6
申请日：2015-09-30
Applicant: 瑞萨电子株式会社
IPC: H01L21/28 , H01L21/336 , H01L29/423 , H01L29/792
Abstract: 本发明涉及一种制造半导体器件的方法。为了提供具有改善的性能的半导体器件同时改善半导体器件的制造步骤中的吞吐量。在半导体衬底上形成由第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜和第五绝缘膜构成的绝缘膜部。所述第二绝缘膜是第一电荷存储膜并且所述第四绝缘膜是第二电荷存储膜。所述第一电荷存储膜含有硅和氮；所述第三绝缘膜含有硅和氧；并且所述第二电荷存储膜含有硅和氮。所述第三绝缘膜的厚度小于所述第一电荷存储膜的厚度并且所述第二电荷存储膜的厚度大于所述第一电荷存储膜的厚度。通过用含水的处理液对所述第一电荷存储膜的上表面进行处理来形成所述第三绝缘膜。
-
-
-
-
Search Results
5
records
(took 0.024 seconds)
