公开(公告)号：CN104541360A

公开(公告)日：2015-04-22

申请号：CN201380044084.2

申请日：2013-08-22

Applicant: 琳得科株式会社

Inventor： 佐伯尚哉 ,  筱田智则 ,  高野健

IPC: H01L21/301 ,  C09J4/00 ,  C09J7/02 ,  C09J163/00

Abstract: 本发明提供一种带保护膜形成层的切割片，其能够简便地制造具有均匀性高、印字精度优异的保护膜的半导体芯片，能够容易地进行保护膜与切割片之间的剥离，并且切割时芯片的固定能力优异。本发明涉及的带保护膜形成层的切割片的特征在于：在包含胶粘成分和游离的含环氧基的化合物的胶粘剂层叠层于基材膜上而形成的胶粘片的胶粘剂层上，可剥离地设置有保护膜形成层。

公开(公告)号：CN109463007A

公开(公告)日：2019-03-12

申请号：CN201780037693.3

申请日：2017-08-02

Applicant: 琳得科株式会社

Inventor： 筱田智则 ,  根本拓 ,  中西勇人

IPC: H01L23/12 ,  H01L21/301 ,  H01L21/52 ,  H01L21/56 ,  H01L23/00 ,  H01L23/29 ,  H01L23/31 ,  C09J201/00

Abstract: 一种半导体装置的制造方法，其特征在于，包含以下工序：在具有粘接剂层的支承基板(10)的所述粘接剂层上，将具有电路面(W1)和元件背面(W2)的多个半导体元件以元件背面(W2)朝向所述粘接剂层的方式进行贴装的工序；对贴装于支承基板(10)的所述半导体元件进行封装而形成封装体(3)的工序；在封装体(3)上形成外部端子电极，使贴装于支承基板(10)的所述半导体元件与所述外部端子电极电连接的工序；在使所述半导体元件与所述外部端子电极电连接之后，将支承基板(10)从封装体(3)剥离而使所述半导体元件的元件背面(W2)露出的工序；在露出的所述半导体元件的元件背面(W2)形成固化性的保护膜形成层的工序；使所述保护膜形成层固化而形成保护膜的工序。

公开(公告)号：CN109463007B

公开(公告)日：2022-11-08

申请号：CN201780037693.3

申请日：2017-08-02

Applicant: 琳得科株式会社

Inventor： 筱田智则 ,  根本拓 ,  中西勇人

IPC: H01L23/12 ,  H01L21/301 ,  H01L21/52 ,  H01L21/56 ,  H01L23/00 ,  H01L23/29 ,  H01L23/31 ,  C09J201/00

Abstract: 一种半导体装置的制造方法，其特征在于，包含以下工序：在具有粘接剂层的支承基板(10)的所述粘接剂层上，将具有电路面(W1)和元件背面(W2)的多个半导体元件以元件背面(W2)朝向所述粘接剂层的方式进行贴装的工序；对贴装于支承基板(10)的所述半导体元件进行封装而形成封装体(3)的工序；在封装体(3)上形成外部端子电极，使贴装于支承基板(10)的所述半导体元件与所述外部端子电极电连接的工序；在使所述半导体元件与所述外部端子电极电连接之后，将支承基板(10)从封装体(3)剥离而使所述半导体元件的元件背面(W2)露出的工序；在露出的所述半导体元件的元件背面(W2)形成固化性的保护膜形成层的工序；使所述保护膜形成层固化而形成保护膜的工序。

公开(公告)号：CN104541360B

公开(公告)日：2019-10-01

申请号：CN201380044084.2

申请日：2013-08-22

Applicant: 琳得科株式会社

Inventor： 佐伯尚哉 ,  筱田智则 ,  高野健

IPC: H01L21/304 ,  C09J4/00 ,  C09J163/00

Abstract: 本发明提供一种带保护膜形成层的切割片，其能够简便地制造具有均匀性高、印字精度优异的保护膜的半导体芯片，能够容易地进行保护膜与切割片之间的剥离，并且切割时芯片的固定能力优异。本发明涉及的带保护膜形成层的切割片的特征在于：在包含胶粘成分和游离的含环氧基的化合物的胶粘剂层叠层于基材膜上而形成的胶粘片的胶粘剂层上，可剥离地设置有保护膜形成层。