-
公开(公告)号：CN109743877A
公开(公告)日：2019-05-10
申请号：CN201780055647.6
申请日：2017-09-26
Applicant: 琳得科株式会社
IPC: C09J7/29 , C09J7/30 , C09J4/02 , C09J133/00 , C09J201/00 , H01L21/304 , H01L21/683
Abstract: 本发明提供一种即便使用于DBG、特别是LDBG，也能够抑制芯片的龟裂的半导体加工用粘着胶带。所述半导体加工用粘着胶带具有：在23℃下的杨氏模量为1000MPa以上的基材；设置于该基材的至少一面侧的缓冲层；以及设置于该基材的另一面侧的粘着剂层，所述缓冲层在23℃下的拉伸储能模量(E23)为100～2000MPa，所述缓冲层在60℃下的拉伸储能模量(E60)为20～1000MPa。
-
公开(公告)号：CN112334558A
公开(公告)日：2021-02-05
申请号：CN201980043471.1
申请日：2019-06-04
Applicant: 琳得科株式会社
IPC: C09J7/29 , B32B27/00 , C09J201/00 , H01L21/301 , H01L21/304
Abstract: 本发明的技术问题在于提供一种即便使用于DBG或LDBG，也能够抑制芯片龟裂的半导体加工用粘着胶带。作为解决手段的所述半导体加工用粘着胶带为具有基材、设置在该基材的至少一面侧的缓冲层、及设置在该基材的另一面侧的粘着剂层的粘着胶带，所述半导体加工用粘着胶带中，所述缓冲层在23℃下的杨氏模量为10～400MPa、断裂能为1～9MJ/m3，所述基材在23℃下的杨氏模量大于所述缓冲层的杨氏模量。
-
公开(公告)号：CN112334558B
公开(公告)日：2022-12-06
申请号：CN201980043471.1
申请日：2019-06-04
Applicant: 琳得科株式会社
IPC: C09J7/29 , B32B27/00 , C09J201/00 , H01L21/301 , H01L21/304
Abstract: 本发明的技术问题在于提供一种即便使用于DBG或LDBG，也能够抑制芯片龟裂的半导体加工用粘着胶带。作为解决手段的所述半导体加工用粘着胶带为具有基材、设置在该基材的至少一面侧的缓冲层、及设置在该基材的另一面侧的粘着剂层的粘着胶带，所述半导体加工用粘着胶带中，所述缓冲层在23℃下的杨氏模量为10～400MPa、断裂能为1～9MJ/m3，所述基材在23℃下的杨氏模量大于所述缓冲层的杨氏模量。
-
公开(公告)号：CN106024109B
公开(公告)日：2019-10-11
申请号：CN201610190000.1
申请日：2016-03-30
Applicant: 琳得科株式会社 , 美思菲林股份有限公司
Abstract: 本发明提供低折射率层的耐蚀刻性优异、可稳定地将透明导电层的图案形状不可见化、并且与透明导电层等之间的粘附性优异的透明导电层形成用层合体和使用该层合体的透明导电性膜。所述透明导电层形成用层合体等在基材膜的至少一侧的表面具有光学调整层，其中，光学调整层是从基材膜侧将折射率为1.6以上的值的高折射率层和折射率为1.45以下的值的低折射率层依次进行层合而成的，而且，低折射率层含有二氧化硅微粒，并且将低折射率层的露出面侧的不存在二氧化硅微粒的空隙的比例设为15%以上的值。
-
公开(公告)号：CN113165121B
公开(公告)日：2023-12-05
申请号：CN202080006808.4
申请日：2020-03-11
Applicant: 琳得科株式会社
IPC: B23K26/53 , H01L21/304 , H01L21/683 , H01L21/301
Abstract: 本发明提供一种半导体装置的制造方法以及层叠体。即便在相邻的单片化后的芯片之间的距离小的情况下，也不易在制造工序中在芯片上产生裂纹、缺口。一种半导体装置的制造方法，是平面形状为矩形的半导体装置的制造方法，其中，在包含排列成矩阵状的多个矩形的单片化预定区域的晶圆的表面，沿着所述单片化预定区域的短边方向粘贴粘合片，对粘贴有所述粘合片的晶圆的背面进行磨削，并且沿着划定所述单片化(56)对比文件CN 1649102 A,2005.08.03JP 2005317883 A,2005.11.10CN 107615453 A,2018.01.19
-
Patent Agency Ranking
公开(公告)号：CN109743881B
公开(公告)日：2023-05-23
申请号：CN201780055585.9
申请日：2017-09-29
Applicant: 琳得科株式会社
IPC: H01L21/683 , H01L21/304 , C09J4/02 , C09J133/00 , C09J201/00
Abstract: 本发明提供一种即便使用于DBG、特别是LDBG，也能够抑制芯片的龟裂的半导体加工用粘着胶带。所述半导体加工用粘着胶带为具有在23℃下的杨氏模量为1000MPa以上的基材与设置于基材的至少一面侧的粘着剂层的粘着胶带，将所述粘着剂层的厚度设为(N)[μm]、蠕变量设为(C)[μm]时，(N)与(C)的乘积(N)×(C)在30℃下为500以上、且在60℃下为9000以下。
-
公开(公告)号：CN109743877B
公开(公告)日：2022-06-10
申请号：CN201780055647.6
申请日：2017-09-26
Applicant: 琳得科株式会社
IPC: C09J7/29 , C09J7/30 , C09J4/02 , C09J133/00 , C09J201/00 , H01L21/304 , H01L21/683
Abstract: 本发明提供一种即便使用于DBG、特别是LDBG，也能够抑制芯片的龟裂的半导体加工用粘着胶带。所述半导体加工用粘着胶带具有：在23℃下的杨氏模量为1000MPa以上的基材；设置于该基材的至少一面侧的缓冲层；以及设置于该基材的另一面侧的粘着剂层，所述缓冲层在23℃下的拉伸储能模量(E23)为100～2000MPa，所述缓冲层在60℃下的拉伸储能模量(E60)为20～1000MPa。
-
公开(公告)号：CN113165121A
公开(公告)日：2021-07-23
申请号：CN202080006808.4
申请日：2020-03-11
Applicant: 琳得科株式会社
IPC: B23K26/53 , H01L21/304 , H01L21/683 , H01L21/301
Abstract: 本发明提供一种半导体装置的制造方法以及层叠体。即便在相邻的单片化后的芯片之间的距离小的情况下，也不易在制造工序中在芯片上产生裂纹、缺口。一种半导体装置的制造方法，是平面形状为矩形的半导体装置的制造方法，其中，在包含排列成矩阵状的多个矩形的单片化预定区域的晶圆的表面，沿着所述单片化预定区域的短边方向粘贴粘合片，对粘贴有所述粘合片的晶圆的背面进行磨削，并且沿着划定所述单片化预定区域的分割预定线对所述芯片进行分割。
-
公开(公告)号：CN112400216B
公开(公告)日：2025-04-25
申请号：CN201980042664.5
申请日：2019-06-04
Applicant: 琳得科株式会社
IPC: H01L21/301 , C09J7/38 , C09J201/00 , H01L21/304
Abstract: 本发明的技术问题在于提供一种即便使用于DBG或LDBG，也能够抑制芯片龟裂的半导体加工用粘着胶带。作为解决手段的所述半导体加工用粘着胶带为具有基材、设置在该基材的至少一面侧的缓冲层、及设置在该基材的另一面侧的粘着剂层的粘着胶带，所述半导体加工用粘着胶带中，所述缓冲层在23℃下的断裂能为13～80MJ/m3。
-
公开(公告)号：CN112400216A
公开(公告)日：2021-02-23
申请号：CN201980042664.5
申请日：2019-06-04
Applicant: 琳得科株式会社
IPC: H01L21/301 , C09J7/38 , C09J201/00 , H01L21/304
Abstract: 本发明的技术问题在于提供一种即便使用于DBG或LDBG，也能够抑制芯片龟裂的半导体加工用粘着胶带。作为解决手段的所述半导体加工用粘着胶带为具有基材、设置在该基材的至少一面侧的缓冲层、及设置在该基材的另一面侧的粘着剂层的粘着胶带，所述半导体加工用粘着胶带中，所述缓冲层在23℃下的断裂能为13～80MJ/m3。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.035 seconds)
