-
公开(公告)号：CN102163179A
公开(公告)日：2011-08-24
申请号：CN201110038959.0
申请日：2011-02-16
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F2212/7205
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置根据日志结构方法进行以下写入：响应于来自主机的写入具有特定的逻辑块地址的数据的请求而将数据写入半导体存储器元件，以及为了压缩而将有效数据写入所述半导体存储器元件。所述半导体存储器装置根据预定的比率调整响应于来自所述主机的请求的写入的频率和用于压缩的写入的频率。
-
公开(公告)号：CN102194527B
公开(公告)日：2014-06-04
申请号：CN201110049304.3
申请日：2011-03-01
Applicant: 株式会社东芝
IPC: G11C29/44
CPC classification number: G06F11/1048
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置包括具有其中写入数据的可写存储区域的多个半导体存储器芯片。所述数据具有一个或多个第一数据的段，并且一个或多个所述第一数据的段包括第二数据。所述装置包括：确定单元，确定所述第一数据被写入的预定数目或更少的半导体存储器芯片；写控制器，将所述第一数据和冗余信息写入确定的半导体存储器芯片中的所述可写存储区域中，所述冗余信息是从所述第二数据计算出的且被用于校正所述第二数据中的错误；以及存储单元，在其中存储彼此相关联的识别信息和区域指定信息。所述识别信息使所述第二数据和所述冗余信息相关联，并且所述区域指定信息指定所述半导体存储器芯片中的包括在所述第二数据中的所述第一数据和所述冗余信息被写入的存储区域。
-
公开(公告)号：CN102194527A
公开(公告)日：2011-09-21
申请号：CN201110049304.3
申请日：2011-03-01
Applicant: 株式会社东芝
IPC: G11C29/44
CPC classification number: G06F11/1048
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置包括具有其中写入数据的可写存储区域的多个半导体存储器芯片。所述数据具有一个或多个第一数据的段，并且一个或多个所述第一数据的段包括第二数据。所述装置包括：确定单元，确定所述第一数据被写入的预定数目或更少的半导体存储器芯片；写控制器，将所述第一数据和冗余信息写入确定的半导体存储器芯片中的所述可写存储区域中，所述冗余信息是从所述第二数据计算出的且被用于校正所述第二数据中的错误；以及存储单元，在其中存储彼此相关联的识别信息和区域指定信息。所述识别信息使所述第二数据和所述冗余信息相关联，并且所述区域指定信息指定所述半导体存储器芯片中的包括在所述第二数据中的所述第一数据和所述冗余信息被写入的存储区域。
-
公开(公告)号：CN102163179B
公开(公告)日：2015-05-06
申请号：CN201110038959.0
申请日：2011-02-16
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F2212/7205
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置根据日志结构方法进行以下写入：响应于来自主机的写入具有特定的逻辑块地址的数据的请求而将数据写入半导体存储器元件，以及为了压缩而将有效数据写入所述半导体存储器元件。所述半导体存储器装置根据预定的比率调整响应于来自所述主机的请求的写入的频率和用于压缩的写入的频率。
-
公开(公告)号：CN102193748B
公开(公告)日：2014-01-01
申请号：CN201110048761.0
申请日：2011-03-01
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F3/0608 , G06F3/061 , G06F3/0611 , G06F3/0631 , G06F3/0638 , G06F3/064 , G06F3/0644 , G06F3/0659 , G06F3/0665 , G06F3/0679 , G06F3/0688 , G06F12/00 , G06F12/16 , G06F2212/1016 , G06F2212/214 , G06F2212/7202 , G06F2212/7205
Abstract: 本发明涉及控制器、数据存储装置以及程序产品。根据一个实施例，写指令单元指令数据存取单元在数据存储单元的由第一物理地址指示的存储区中写入写目标数据，指令管理信息存取单元更新地址转换信息，并指令第一存取单元更新所述第一物理地址。压缩单元提取压缩目标数据的物理地址，指令所述数据存取单元读取在所述数据存储单元的由所述物理地址指示的存储区中所存储的所述压缩目标数据，指令所述数据存取单元在所述数据存储单元的由第二物理地址指示的存储区中写入所述压缩目标数据，指令所述管理信息存取单元更新所述地址转换信息，并指令第二存取单元更新所述第二物理地址。
-
Patent Agency Ranking
公开(公告)号：CN102419735B
公开(公告)日：2015-02-25
申请号：CN201110256131.2
申请日：2011-08-31
Applicant: 株式会社东芝
CPC classification number: G06F3/0604 , G06F3/0634 , G06F3/0641 , G06F3/0659 , G06F3/0679 , G06F12/0246 , G06F2212/1016 , G06F2212/1024 , G06F2212/1044 , G06F2212/214 , G06F2212/7201 , G06F2212/7205
Abstract: 本发明涉及存储器系统。根据一个实施例，一种存储器系统包括：非易失性半导体存储器、块管理单元和转录单元。所述半导体存储器包括在第一模式和第二模式下都可写入数据的多个块。所述块管理单元将在其中未存储有效数据的块管理作为空闲块。当通过所述块管理单元管理的空闲块的数目小于或等于预定阈值时，所述转录单元选择在其中存储有效数据的一个或多个使用块作为转录源块，并且在第二模式下将在所述转录源块中存储的有效数据转录到空闲块。
-
公开(公告)号：CN102411518A
公开(公告)日：2012-04-11
申请号：CN201110254403.5
申请日：2011-08-31
Applicant: 株式会社东芝
CPC classification number: G06F11/108 , G06F2211/1059 , G06F2211/1073 , G06F2211/1092
Abstract: 本发明涉及控制器、存储装置以及计算机程序产品。根据一个实施例，控制器控制向包括第一数据存储单元和第二数据存储单元的存储装置的写入以及从所述存储装置的读出。所述第二数据存储单元存储用户数据和所述用户数据的奇偶校验数据。所述第一数据存储单元存储所述奇偶校验数据。所述控制器包括奇偶校验更新单元和奇偶校验写入单元。当奇偶校验数据被更新时，所述奇偶校验更新单元将更新后的奇偶校验数据写入到所述第一数据存储单元中。当满足特定要求时，所述奇偶校验写入单元读出在所述第一数据存储单元中写入的奇偶校验数据并将由此读出的奇偶校验数据写入到所述第二数据存储单元中。
-
公开(公告)号：CN102163458A
公开(公告)日：2011-08-24
申请号：CN201110036760.4
申请日：2011-02-12
Applicant: 株式会社东芝
IPC: G11C16/06
CPC classification number: G11C29/52 , G06F11/1008 , G06F11/1068
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置包括数据被请求写入其中的半导体存储器芯片。所述数据具有一个或多个预定单位的第一数据的段。所述装置包括：写控制器，其将所述第一数据和冗余信息写入不同的半导体存储器芯片中，所述冗余信息是通过使用预定数目的所述第一数据的段而计算出的且被用于校正所述预定数目的所述第一数据的段中的错误；以及存储单元，其存储识别信息和区域指定信息以使所述存储识别信息和区域指定信息彼此相关联。所述识别信息使所述第一数据和所述冗余信息相关联，并且所述区域指定信息指定所述半导体存储器芯片中的彼此相关联的所述第一数据和所述冗余信息被写入的多个存储区域。
-
公开(公告)号：CN102411518B
公开(公告)日：2014-10-08
申请号：CN201110254403.5
申请日：2011-08-31
Applicant: 株式会社东芝
CPC classification number: G06F11/108 , G06F2211/1059 , G06F2211/1073 , G06F2211/1092
Abstract: 本发明涉及控制器、存储装置以及计算机程序产品。根据一个实施例，控制器控制向包括第一数据存储单元和第二数据存储单元的存储装置的写入以及从所述存储装置的读出。所述第二数据存储单元存储用户数据和所述用户数据的奇偶校验数据。所述第一数据存储单元存储所述奇偶校验数据。所述控制器包括奇偶校验更新单元和奇偶校验写入单元。当奇偶校验数据被更新时，所述奇偶校验更新单元将更新后的奇偶校验数据写入到所述第一数据存储单元中。当满足特定要求时，所述奇偶校验写入单元读出在所述第一数据存储单元中写入的奇偶校验数据并将由此读出的奇偶校验数据写入到所述第二数据存储单元中。
-
公开(公告)号：CN102163458B
公开(公告)日：2014-09-10
申请号：CN201110036760.4
申请日：2011-02-12
Applicant: 株式会社东芝
IPC: G11C16/06
CPC classification number: G11C29/52 , G06F11/1008 , G06F11/1068
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置包括数据被请求写入其中的半导体存储器芯片。所述数据具有一个或多个预定单位的第一数据的段。所述装置包括：写控制器，其将所述第一数据和冗余信息写入不同的半导体存储器芯片中，所述冗余信息是通过使用预定数目的所述第一数据的段而计算出的且被用于校正所述预定数目的所述第一数据的段中的错误；以及存储单元，其存储识别信息和区域指定信息以使所述存储识别信息和区域指定信息彼此相关联。所述识别信息使所述第一数据和所述冗余信息相关联，并且所述区域指定信息指定所述半导体存储器芯片中的彼此相关联的所述第一数据和所述冗余信息被写入的多个存储区域。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.02 seconds)
