-
公开(公告)号：CN1309163C
公开(公告)日：2007-04-04
申请号：CN03108709.4
申请日：2003-03-28
Applicant: 富士通媒体器件株式会社 , 富士通株式会社
CPC classification number: H03H9/1014 , H03H9/0523 , H03H9/564 , H03H9/568 , H03H9/6483
Abstract: 一种滤波器芯片包括：多个串联分路谐振器，配置在梯形配置的串联分路上；以及多个并联分路谐振器，配置在梯形配置的并联分路上。公用线连接到多个并联分路谐振器中至少两个并联分路谐振器的第一电极。所述至少两个并联分路谐振器的第二电极连接到多个串联分路谐振器中的相关串联分路谐振器。
-
公开(公告)号：CN1449038A
公开(公告)日：2003-10-15
申请号：CN03108709.4
申请日：2003-03-28
Applicant: 富士通媒体器件株式会社 , 富士通株式会社
CPC classification number: H03H9/1014 , H03H9/0523 , H03H9/564 , H03H9/568 , H03H9/6483
Abstract: 一种滤波器芯片包括：多个串联分路谐振器，配置在梯形配置的串联分路上；以及多个并联分路谐振器，配置在梯形配置的并联分路上。公用线连接到多个并联分路谐振器中至少两个并联分路谐振器的第一电极。所述至少两个并联分路谐振器的第二电极连接到多个串联分路谐振器中的相关串联分路谐振器。
-
公开(公告)号：CN101552094B
公开(公告)日：2011-12-28
申请号：CN200810185049.3
申请日：2008-12-26
Abstract: 本发明涉及一种电子组件，该电子组件包括：多层陶瓷基底，所述多层陶瓷基底具有在其中形成的穿透电极，并且具有在其上表面上提供的无源元件；绝缘膜，所述绝缘膜被提供在所述多层陶瓷基底上，并且具有在所述穿透电极上方的开口；第一连接端子，所述第一连接端子被提供在所述绝缘膜上以覆盖所述开口，并且被电连接到所述穿透电极；以及第二连接端子，所述第二连接端子被提供在所述绝缘膜的区域上，所述区域不同于所述开口区域。其中，所述穿透电极的上表面被定位为相比所述多层陶瓷基底的所述上表面具有一个突起量，该穿透电极的突起量差不多等于所述绝缘膜的膜厚度，从而使所述第一连接端子的高度差不多等于所述第二连接端子的高度。
-
公开(公告)号：CN102160284A
公开(公告)日：2011-08-17
申请号：CN200880131170.6
申请日：2008-11-28
Applicant: 富士通株式会社
CPC classification number: H03H9/173 , H03H3/04 , H03H9/564 , H03H9/568 , H03H2003/0414 , H03H2003/0428 , Y10T29/42 , Y10T29/49005
Abstract: 弹性波器件的制造方法包括以下步骤：层叠步骤，在基板(1)上形成包含下部电极(2)、压电膜(3)和上部电极(4)的多个弹性波器件；测定步骤，测定基板(1)上的多个弹性波器件中的动作频率的分布；以及调整步骤，根据动作频率的分布，在各弹性波器件的所述谐振部中，形成所述弹性波器件的厚度与其他部分不同的调整区域，在所述调整步骤中，以使各弹性波器件的所述谐振部中的所述调整区域的面积根据所述测定出的所述动作频率的分布而不同的方式，形成所述调整区域。由此，能够利用较少步骤简单地调整弹性波器件的频率特性。
-
公开(公告)号：CN101785184A
公开(公告)日：2010-07-21
申请号：CN200780100318.5
申请日：2007-08-23
Applicant: 富士通株式会社
CPC classification number: H03H9/725 , H03H9/0571 , H03H9/706
Abstract: 本发明提供陡峭性优异而无须增加外接部件或新的制作工序的弹性波滤波器。在同一基板上具有多个滤波器(10-1)，该滤波器(10-1)具有第1谐振器(2a-1)和第2谐振器(4a-1)，该第1谐振器(2a-1)配置在串联臂上，谐振频率为frs且反谐振频率为fas，该第2谐振器(4a-1)配置在并联臂上，谐振频率为frp且反谐振频率为fap，第1谐振器的谐振频率frs比第2谐振器的谐振频率frp高，第1谐振器的反谐振频率fas比第2谐振器的反谐振频率fap高，滤波器(10-1)多级连接。多级连接的滤波器中的至少一个滤波器(10-1)具有谐振频率为frp且反谐振频率为fap的第3谐振器(6-1)，第3谐振器(6-1)形成在基板上，在串联臂上相对于第1谐振器(2a-1)并联连接。
-
Patent Agency Ranking
公开(公告)号：CN101635562A
公开(公告)日：2010-01-27
申请号：CN200910151476.4
申请日：2009-07-23
Applicant: 富士通株式会社
CPC classification number: H03H9/205 , H03H3/02 , H03H9/173 , H03H9/568 , H03H9/587 , H03H9/605 , H03H2003/021 , Y10T29/42 , Y10T29/49005
Abstract: 本发明提供了一种声波装置，制作声波装置和传输设备的方法。一种声波装置包括衬底和形成在衬底上的多个压电薄膜谐振器。多个压电薄膜谐振器中的每个包括设置在衬底上的下电极，设置在下电极上的压电薄膜，设置在压电薄膜上并且经过压电薄膜与下电极相对的上电极。每个压电薄膜谐振器由衬底部分地支持并且在衬底上延伸以在衬底与每个下电极之间形成空腔。空腔在多个压电薄膜谐振器下方连续地延伸。
-
公开(公告)号：CN100511991C
公开(公告)日：2009-07-08
申请号：CN200610000593.7
申请日：2006-01-11
Applicant: 富士通媒体部品株式会社 , 富士通株式会社
CPC classification number: H03H9/132 , H03H3/02 , H03H9/02133 , H03H9/173 , H03H2003/021
Abstract: 压电薄膜谐振器以及使用该压电薄膜谐振器的滤波器。压电薄膜谐振器包括形成在器件基板上的膜叠层，所述膜叠层包括下电极、设置在器件基板和下电极上的压电膜、以及设置在压电膜上的上电极。上电极和下电极具有从上电极隔着压电膜与下电极交叠处的隔膜延伸的电极引出部分，上电极和下电极的电极引出部分中的至少一个的宽度比该隔膜的宽度窄。
-
公开(公告)号：CN101064499A
公开(公告)日：2007-10-31
申请号：CN200710107742.4
申请日：2007-04-28
Applicant: 富士通媒体部品株式会社 , 富士通株式会社
Abstract: 本发明提供了一种压电薄膜谐振器和采用该压电薄膜谐振器的滤波器。该压电薄膜谐振器包括基板、设在所述基板上的下部电极、设在所述下部电极上的压电膜以及上部电极，该上部电极设在所述压电膜上，从而具有隔着所述压电膜与所述下部电极交叠的部分。所述压电膜的外端的至少一部分比其中所述上部电极和所述下部隔着所述压电膜彼此交叠的相对区域的外端更靠内。
-
公开(公告)号：CN1503451A
公开(公告)日：2004-06-09
申请号：CN200310113761.X
申请日：2003-11-21
Applicant: 富士通媒体部品株式会社 , 富士通株式会社
CPC classification number: H03H9/564 , H03H9/0095 , H03H9/1014 , H03H9/568
Abstract: 一种滤波器元件以及包含它的滤波器器件、双工器和高频电路，该滤波器元件包含位于电路的串联支路和并联支路中的多个谐振器。在该滤波器元件中，至少一个串联支路谐振器包含多个并联的单端双压电薄膜谐振器。
-
公开(公告)号：CN101599468A
公开(公告)日：2009-12-09
申请号：CN200910137486.2
申请日：2009-04-29
Applicant: 富士通媒体部品株式会社 , 富士通株式会社
CPC classification number: H01L24/97 , H01L2224/16225
Abstract: 本发明提供一种电子部件，其能够气密性较高地进行密封并且能实现小型化。本发明的电子部件具有：绝缘基板(10)；以倒装的方式安装在绝缘基板(10)上的器件芯片(20)；图案(32)，其以图案(32)的上表面与器件芯片(20)的下表面之间具有间隙的方式沿着器件芯片(20)的侧面设置在绝缘基板(10)上；SOG氧化膜(30)，其以嵌入在图案(32)的上表面与器件芯片(20)的下表面之间的间隙中、并且在绝缘基板(10)的上表面与器件芯片(20)的下表面之间形成有空隙(26)的方式，覆盖器件芯片(20)和图案(32)的侧面。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.061 seconds)
