公开(公告)号：CN103295956A

公开(公告)日：2013-09-11

申请号：CN201310197943.3

申请日：2013-05-25

Applicant: 复旦大学

Inventor： 张春敏 ,  王鹏飞 ,  孙清清 ,  张卫

IPC: H01L21/768 ,  H01L21/283 ,  C23C28/00

Abstract: 本发明属于超大规模集成电路铜互连工艺技术领域，具体涉及一种利用等离子体增强原子层淀积工艺制备超薄钌薄膜的方法。本发明利用等离子体增强原子层淀积工艺，以双(乙基环戊二烯基)钌(II)为前驱体，通过调节氧气等离子体的曝光时间来得到纯钌金属。等离子体增强原子层淀积工艺可以在纳米级精确地控制钌薄膜的生长厚度，而钌薄膜具有与铜良好的黏附性和电镀时不溶于铜的优良特性，能够避免沟槽和通孔产生空洞，实现无籽晶铜电镀。

公开(公告)号：CN103474392A

公开(公告)日：2013-12-25

申请号：CN201310405900.X

申请日：2013-09-09

Applicant: 复旦大学

Inventor： 张春敏 ,  王鹏飞 ,  张卫

IPC: H01L21/768 ,  C23C14/16 ,  C23C14/54

Abstract: 本发明属于集成电路铜互连工艺技术领域，具体涉及一种钌薄膜的制备方法。本发明方法包括利用等离子体增强原子层淀积工艺制备钌薄膜，再对所制得的钌薄膜进行高温退火处理。等离子体增强原子层淀积工艺可以在纳米级精确地控制钌薄膜的生长厚度，并且所制备的钌薄膜在大面积范围内具有好的均匀性，而高温退火工艺可以实现氧化钌向钌的转变，增加钌薄膜的纯度。本发明的钌薄膜的制备方法还可以减少钌薄膜的制备时间，降低时间成本。

公开(公告)号：CN103413829B

公开(公告)日：2018-04-27

申请号：CN201310340583.8

申请日：2013-08-06

Applicant: 复旦大学

Inventor： 王玮 ,  张春敏 ,  王鹏飞 ,  孙清清 ,  张卫

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明属于20纳米以下半导体器件技术领域，具体涉及一种隧穿晶体管器件及其制造方法。本发明的U型的围栅隧穿晶体管器件，将多栅结构与U型沟槽结构结合在一起，使栅电极在三个方向包裹住电流沟道，可以得到更小的关断电流，同时，使栅电极包围源区，增加了源区和栅电极重叠的面积，进而增加了线性隧穿的面积，从而可以得到更大的开启电流。进一步地，本发明对原有的FinFET工艺加以改进以适应U型沟槽的形成，使得U型的围栅隧穿晶体管器件可以得到更广泛的应用。

公开(公告)号：CN103413829A

公开(公告)日：2013-11-27

申请号：CN201310340583.8

申请日：2013-08-06

Applicant: 复旦大学

Inventor： 王玮 ,  张春敏 ,  王鹏飞 ,  孙清清 ,  张卫

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明属于20纳米以下半导体器件技术领域，具体涉及一种隧穿晶体管器件及其制造方法。本发明的U型的围栅隧穿晶体管器件，将多栅结构与U型沟槽结构结合在一起，使栅电极在三个方向包裹住电流沟道，可以得到更小的关断电流，同时，使栅电极包围源区，增加了源区和栅电极重叠的面积，进而增加了线性隧穿的面积，从而可以得到更大的开启电流。进一步地，本发明对原有的FinFET工艺加以改进以适应U型沟槽的形成，使得U型的围栅隧穿晶体管器件可以得到更广泛的应用。