一种基于LabVIEW快速封装VivadoIP核的方法

    公开(公告)号:CN117807936A

    公开(公告)日:2024-04-02

    申请号:CN202311839801.2

    申请日:2023-12-29

    Abstract: 本发明属于计算机技术领域,具体涉及一种基于LabVIEW快速封装VivadoIP核的方法,包括以下步骤,S1:安装LabVIEW FPGA IP Export Utility插件,并下载LabVIEW 2020FPGA Module和LabVIEW 2020FPGA Compilation Tool for Vivado,S2:安装设备终端驱动,S3:创建并编译用于IP导出的VI,S4:在程序规范中选择新建下的compilation,并依次填写生产名称和顶层VI,S5:在新的程序规范中选择Export VI to Netlist File,S6:导出后缀为.dcp和.vhd文件,在Vivado软件上进行验证是否成功,所述S1中,使用LabVIEW FPGA IP Export Utility前,需要先安装LabVIEW FPGA模块。本发明一方面降低了对开发者掌握能力的要求,即只需要掌握LabVIEW的图形化编程,而不需要对硬件描述语言和高层次综合的熟练运用,另一方面节约了验证IP核正确性的时间资源,即我们可以在LabVIEW中编译运行成功之后进行导出IP核。

    一种面向多波束星局部低复杂度预编码方法及系统

    公开(公告)号:CN117354112A

    公开(公告)日:2024-01-05

    申请号:CN202311426047.X

    申请日:2023-10-31

    Abstract: 本发明属于无线电技术领域,具体的说是一种面向多波束星局部低复杂度预编码方法及系统,包括以下步骤:S1:卫星控制中心会首先分析某一时隙内的地面用户位置和信道信息。用户‑kl和N个波束之间的信道增益为其中 n∈N为;我们提出了一种基于加权MMSE的交替优化算法,通过RSMA技术接收端检测算法采用一层连续干扰消除算法,系统复杂度随着终端数量增加而线性增加,检测算法复杂度明显低于其他非正交接入技术,因此,本发明算法在提升系统的频谱效率和接入密度的同时,具有较低的复杂度,能够很好的平衡系统复杂度和加权和速率性能。

    CCSDS标准下的基于Verilog的多码率LDPC编码器及编码方法

    公开(公告)号:CN119906438A

    公开(公告)日:2025-04-29

    申请号:CN202411919407.4

    申请日:2024-12-25

    Abstract: 本发明提出CCSDS标准下的基于Verilog的多码率LDPC编码器及编码方法,属于信息编码技术领域,解决了LDPC码编码器的存储空间浪费以及编码器存储生成矩阵资源的消耗高的问题,LDPC编码器包括控制模块、存储模块、循环移位模块、校验位计算模块以及码字寄存器模块;本发明通过实现多码率LDPC码编码器的设计和构造,提高LDPC码编码器的灵活性,更有利于在实际应用中实现编码,同时,本发明能够节省LDPC码编码器的存储空间,节省存储资源,有利于深空环境下卫星编码器的实现。

Patent Agency Ranking