-
公开(公告)号：CN106951211B
公开(公告)日：2019-10-18
申请号：CN201710189006.1
申请日：2017-03-27
Applicant: 南京大学
IPC: G06F7/523
Abstract: 本发明提供了一种定浮点通用乘法器，既可以实现24位的定点乘法运算，也可以实现32位的单精度浮点乘法运算。所述乘法器将定点乘法器与主体结构相分离，由24位定点乘法器重构为单精度浮点乘法器。24位定点乘法器由4个12位乘法器组成，其中每个12位乘法器采用BOOTH算法，通过乘累加的紧缩结构完成运算，有效地提高了乘法运算效率和减少了运算资源开销。所述乘法器除了24位定点乘法器外不额外占用太多资源，在保证运算精度和数据吞吐率的情况下，有效地提高了乘法器的通用性。
-
Patent Agency Ranking
公开(公告)号：CN111208865A
公开(公告)日：2020-05-29
申请号：CN201811398206.9
申请日：2018-11-22
Applicant: 南京大学
Abstract: 一种光电计算单元、光电计算阵列及光电计算方法，所述光电计算单元包括一个半导体多功能区结构，所述半导体多功能区结构，包括至少一个载流子控制区，至少一个耦合区，以及至少一个光生载流子收集区和读出区。
-
公开(公告)号：CN111208865B
公开(公告)日：2021-10-08
申请号：CN201811398206.9
申请日：2018-11-22
Applicant: 南京大学
Abstract: 一种光电计算单元、光电计算阵列及光电计算方法，所述光电计算单元包括一个半导体多功能区结构，所述半导体多功能区结构，包括至少一个载流子控制区，至少一个耦合区，以及至少一个光生载流子收集区和读出区。
-
公开(公告)号：CN106951394A
公开(公告)日：2017-07-14
申请号：CN201710189440.X
申请日：2017-03-27
Applicant: 南京大学
CPC classification number: G06F17/142 , G06F7/57
Abstract: 本发明提供了一种可重构定浮点通用FFT处理器，既可以实现18位的定点FFT运算，也可以实现32位的单精度浮点FFT运算。所述处理器将定点运算器（包括乘法器和加法器）与主体结构相分离，定点运算器可重构为单精度浮点运算器。处理器主体通过调用定点运算器或重构而成的单精度浮点运算器来完成定点或浮点FFT运算。所述处理器采用混合基流水结构，不仅支持定浮点计算还支持可配置的计算点数，在保证精确度和数据吞吐率的情况下，有效的提高了处理器的通用性。
-
公开(公告)号：CN106951211A
公开(公告)日：2017-07-14
申请号：CN201710189006.1
申请日：2017-03-27
Applicant: 南京大学
IPC: G06F7/523
Abstract: 本发明提供了一种定浮点通用乘法器，既可以实现24位的定点乘法运算，也可以实现32位的单精度浮点乘法运算。所述乘法器将定点乘法器与主体结构相分离，由24位定点乘法器重构为单精度浮点乘法器。24位定点乘法器由4个12位乘法器组成，其中每个12位乘法器采用BOOTH算法，通过乘累加的紧缩结构完成运算，有效地提高了乘法运算效率和减少了运算资源开销。所述乘法器除了24位定点乘法器外不额外占用太多资源，在保证运算精度和数据吞吐率的情况下，有效地提高了乘法器的通用性。
-
公开(公告)号：CN106970775A
公开(公告)日：2017-07-21
申请号：CN201710190120.6
申请日：2017-03-27
Applicant: 南京大学
Abstract: 本发明提供了一种可重构定浮点通用加法器，包括：48位定点加法器，进行定点加法运算，并可重构成单精度浮点加法器；选择器，根据顶层配置信息选择相应的定点或浮点加法运算通路，并进行输出控制；定浮点运算转换器，将48位定点加法器转化为32位单精度浮点加法器。有益效果：所述加法器采用全流水结构，定点加法器基于并行前缀加法器做了相应的优化，在保证定点加法器运算性能的基础上，减少了其运算延时和门电路面积。整体定浮点通用加法器结构在保证精确度和数据吞吐率的情况下，有效的提高了加法器的通用性。
-
-
-
-
-
Search Results
6
records
(took 0.025 seconds)
