公开(公告)号：CN103886121B

公开(公告)日：2016-12-28

申请号：CN201210563716.3

申请日：2012-12-24

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 赵满怀 ,  郝燚 ,  李旦 ,  李焕春

IPC: G06F17/50

Abstract: 本发明公开了一种在SIM仿真器上实现SWP协议的电路，包括：开关单元SW1，其开关共用K端与SWP协议仿真器输入信号SWPIN连接，其开关控制C端与SWPIO信号线连接，其开关状态T1端与V33连接，其开关状态T2端与地连接；开关单元SW2，其开关控制C端与SWP协议仿真器输出信号SWPOUT连接，其开关共用K端与可调电阻R一端连接，其开关状态T1端与SWPIO信号线连接，其开关状态T2端与地连接；可调电阻R，其一端与SWPIO信号线连接，另一端接开关单元SW2的共用K端。

公开(公告)号：CN103886121A

公开(公告)日：2014-06-25

申请号：CN201210563716.3

申请日：2012-12-24

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 赵满怀 ,  郝燚 ,  李旦 ,  李焕春

IPC: G06F17/50

Abstract: 本发明公开了一种在SIM仿真器上实现SWP协议的电路，包括：开关单元SW1，其开关共用K端与SWP协议仿真器输入信号SWPIN连接，其开关控制C端与SWPIO信号线连接，其开关状态T1端与V33连接，其开关状态T2端与地连接；开关单元SW2，其开关控制C端与SWP协议仿真器输出信号SWPOUT连接，其开关共用K端与可调电阻R一端连接，其开关状态T1端与SWPIO信号线连接，其开关状态T2端与地连接；可调电阻R，其一端与SWPIO信号线连接，另一端接开关单元SW2的共用K端。

公开(公告)号：CN102540060A

公开(公告)日：2012-07-04

申请号：CN201010622301.X

申请日：2010-12-27

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 边海波 ,  张华庆 ,  李焕春

IPC: G01R31/3177

Abstract: 本发明提供一种基于测试向量的测试系统，实现对数字集成电路的功能测试，功能测试主要测试芯片在一定时序下的逻辑功能，其基本原理是借助于测试向量，对芯片施加激励，观察其响应是否和设想的一致。功能测试可以覆盖极高比例逻辑电路的失效模型。该调试技术支持单步测试系统包括两大部分：运行于PC机的测试向量文件转换软件和数字集成电路芯片测试机组成。数字集成电路芯片测试机由CPU+FPGA的架构组成，CPU负责pattern文件存储、转换，测试过程控制、与主机通信等功能。pattern控制的逻辑电路由一块FPGA实现，FPGA完成波形产生、Pattern RAM的控制和采样控制，同时控制驱动器及比较器以实现对被测对象的测试控制。

公开(公告)号：CN109143023A

公开(公告)日：2019-01-04

申请号：CN201810670277.3

申请日：2018-06-26

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 赵来钖 ,  盛娜 ,  李焕春

IPC: G01R31/28

CPC classification number: G01R31/2851

Abstract: 本发明涉及LSI(内嵌CPU)筛选测试领域，提供了一种IDDQ测试图形设计方法。使用CPU(300)指令控制寄存器(301)以及存储器(302)，把其分别设置为DEFAULT、00、55、AA、FF状态，实现部分寄存器(301)、存储器(302)、组合电路A(304)的相关连线出现电位差异状态。使用CPU指令控制使组合电路A(304)工作，使不直接受CPU控制的寄存器(305)翻转到不同状态，实现寄存器(305)、组合电路B(306)相关连线(307)出现电位差异状态。从而实现高覆盖率IDDQ测试图形设计。在每种不同状态下使用CPU指令使芯片进入最低功耗模式后测试电源(308)电流。此方法在不追加电路设计及面积成本的前提下，实现IDDQ测试筛选，有效提高测试筛选覆盖率。可广泛用于高可靠性LSI筛选。