公开(公告)号：CN112262455A

公开(公告)日：2021-01-22

申请号：CN201980039406.1

申请日：2019-05-14

Applicant: 信越半导体株式会社

Inventor： 今井俊和 ,  吉田和彦 ,  二井谷美保 ,  若林大士 ,  石川修

IPC: H01L21/02 ,  H01L21/265 ,  H01L27/12

Abstract: 本发明涉及一种贴合SOI晶圆的制造方法，具有以下工序：使用电阻率100Ω·cm以上的单晶硅晶圆作为基底晶圆，在所述基底晶圆的贴合面侧形成底层绝缘膜；在所述底层绝缘膜的表面堆积多晶硅层；对所述多晶硅层的表面进行研磨；对研磨后的所述多晶硅层进行离子注入以将所述多晶硅层改性，而形成改性硅层；在所述接合晶圆的贴合面形成所述绝缘膜；经由所述绝缘膜将所述基底晶圆的所述改性硅层的表面与所述接合晶圆贴合；以及将经过贴合的所述接合晶圆薄膜化而形成SOI层。由此，能够提供谐波特性良好的贴合SOI晶圆。

公开(公告)号：CN107430982B

公开(公告)日：2020-08-11

申请号：CN201680014896.6

申请日：2016-02-05

Applicant: 信越半导体株式会社

Inventor： 石川修 ,  加藤正弘

IPC: H01L21/02 ,  H01L21/322 ,  H01L27/12

Abstract: 本发明提供一种贴合式半导体晶圆，在主要表面上具有单晶硅层，其中该贴合式半导体晶圆具有一自单晶硅所构成的基底晶圆及具有依序向上地位于该基底晶圆上的第一介电质层、多晶硅层、第二介电质层及该单晶硅层，并且该多晶硅层与该第二介电质层之间构成为贴合面，以及该基底晶圆与该第一介电质层之间形成有载体陷阱层。因此提供能避免掉Trap‑rich型的SOI基板中由于BOX氧化膜之中的电荷的影响或杂质所导致的基底晶圆的电阻率的低下，并使高频的基本讯号的失真及一电路向其它电路的环绕讯号变少，并且量产性为优良的贴合式半导体晶圆。

公开(公告)号：CN107430982A

公开(公告)日：2017-12-01

申请号：CN201680014896.6

申请日：2016-02-05

Applicant: 信越半导体株式会社

Inventor： 石川修 ,  加藤正弘

IPC: H01L21/02 ,  H01L21/322 ,  H01L27/12

Abstract: 本发明提供一种贴合式半导体晶圆，在主要表面上具有单晶硅层，其中该贴合式半导体晶圆具有一自单晶硅所构成的基底晶圆及具有依序向上地位于该基底晶圆上的第一介电质层、多晶硅层、第二介电质层及该单晶硅层，并且该多晶硅层与该第二介电质层之间构成为贴合面，以及该基底晶圆与该第一介电质层之间形成有载体陷阱层。因此提供能避免掉Trap-rich型的SOI基板中由于BOX氧化膜之中的电荷的影响或杂质所导致的基底晶圆的电阻率的低下，并使高频的基本讯号的失真及一电路向其它电路的环绕讯号变少，并且量产性为优良的贴合式半导体晶圆。

公开(公告)号：CN107533952B

公开(公告)日：2020-08-21

申请号：CN201680025480.4

申请日：2016-03-14

Applicant: 信越半导体株式会社

Inventor： 小林德弘 ,  石川修 ,  目黑贤二 ,  若林大士 ,  大西裕之

IPC: H01L21/02 ,  H01L27/12

Abstract: 一种贴合式SOI晶圆的制造方法包含：堆积多晶硅层于基底晶圆的贴合面侧、于贴合晶圆的贴合面形成绝缘膜、通过绝缘膜将基底晶圆的多晶硅层的研磨面与贴合晶圆贴合、以及将贴合晶圆薄膜化，作为基底晶圆，使用电阻率为100Ω·cm以上的单晶硅晶圆，于堆积多晶硅层的步骤中更具有于基底晶圆堆积多晶硅层的表面预先以10nm以上、30nm以下的厚度形成氧化膜的阶段，以1050℃以上、1200℃以下的温度进行多晶硅层的堆积。由此，即使经过SOI晶圆的制造步骤的热处理步骤及装置制造步骤的热处理步骤亦能不使单晶化进行而堆积多晶硅层，同时能够提升多晶硅堆积步骤的总产量。

公开(公告)号：CN112262455B

公开(公告)日：2024-08-16

申请号：CN201980039406.1

申请日：2019-05-14

Applicant: 信越半导体株式会社

Inventor： 今井俊和 ,  吉田和彦 ,  二井谷美保 ,  若林大士 ,  石川修

IPC: H01L21/02 ,  H01L21/265 ,  H01L27/12

Abstract: 本发明涉及一种贴合SOI晶圆的制造方法，具有以下工序：使用电阻率100Ω·cm以上的单晶硅晶圆作为基底晶圆，在所述基底晶圆的贴合面侧形成底层绝缘膜；在所述底层绝缘膜的表面堆积多晶硅层；对所述多晶硅层的表面进行研磨；对研磨后的所述多晶硅层进行离子注入以将所述多晶硅层改性，而形成改性硅层；在所述接合晶圆的贴合面形成所述绝缘膜；经由所述绝缘膜将所述基底晶圆的所述改性硅层的表面与所述接合晶圆贴合；以及将经过贴合的所述接合晶圆薄膜化而形成SOI层。由此，能够提供谐波特性良好的贴合SOI晶圆。

公开(公告)号：CN107533952A

公开(公告)日：2018-01-02

申请号：CN201680025480.4

申请日：2016-03-14

Applicant: 信越半导体株式会社

Inventor： 小林德弘 ,  石川修 ,  目黑贤二 ,  若林大士 ,  大西裕之

IPC: H01L21/02 ,  H01L27/12

Abstract: 一种贴合式SOI晶圆的制造方法包含：堆积多晶硅层于基底晶圆的贴合面侧、于贴合晶圆的贴合面形成绝缘膜、通过绝缘膜将基底晶圆的多晶硅层的研磨面与贴合晶圆贴合、以及将贴合晶圆薄膜化，作为基底晶圆，使用电阻率为100Ω·cm以上的单晶硅晶圆，于堆积多晶硅层的步骤中更具有于基底晶圆堆积多晶硅层的表面预先以10nm以上、30nm以下的厚度形成氧化膜的阶段，以1050℃以上、1200℃以下的温度进行多晶硅层的堆积。由此，即使经过SOI晶圆的制造步骤的热处理步骤及装置制造步骤的热处理步骤亦能不使单晶化进行而堆积多晶硅层，同时能够提升多晶硅堆积步骤的总产量。