公开(公告)号：CN107533952B

公开(公告)日：2020-08-21

申请号：CN201680025480.4

申请日：2016-03-14

Applicant: 信越半导体株式会社

Inventor： 小林德弘 ,  石川修 ,  目黑贤二 ,  若林大士 ,  大西裕之

IPC: H01L21/02 ,  H01L27/12

Abstract: 一种贴合式SOI晶圆的制造方法包含：堆积多晶硅层于基底晶圆的贴合面侧、于贴合晶圆的贴合面形成绝缘膜、通过绝缘膜将基底晶圆的多晶硅层的研磨面与贴合晶圆贴合、以及将贴合晶圆薄膜化，作为基底晶圆，使用电阻率为100Ω·cm以上的单晶硅晶圆，于堆积多晶硅层的步骤中更具有于基底晶圆堆积多晶硅层的表面预先以10nm以上、30nm以下的厚度形成氧化膜的阶段，以1050℃以上、1200℃以下的温度进行多晶硅层的堆积。由此，即使经过SOI晶圆的制造步骤的热处理步骤及装置制造步骤的热处理步骤亦能不使单晶化进行而堆积多晶硅层，同时能够提升多晶硅堆积步骤的总产量。

公开(公告)号：CN107533952A

公开(公告)日：2018-01-02

申请号：CN201680025480.4

申请日：2016-03-14

Applicant: 信越半导体株式会社

Inventor： 小林德弘 ,  石川修 ,  目黑贤二 ,  若林大士 ,  大西裕之

IPC: H01L21/02 ,  H01L27/12

Abstract: 一种贴合式SOI晶圆的制造方法包含：堆积多晶硅层于基底晶圆的贴合面侧、于贴合晶圆的贴合面形成绝缘膜、通过绝缘膜将基底晶圆的多晶硅层的研磨面与贴合晶圆贴合、以及将贴合晶圆薄膜化，作为基底晶圆，使用电阻率为100Ω·cm以上的单晶硅晶圆，于堆积多晶硅层的步骤中更具有于基底晶圆堆积多晶硅层的表面预先以10nm以上、30nm以下的厚度形成氧化膜的阶段，以1050℃以上、1200℃以下的温度进行多晶硅层的堆积。由此，即使经过SOI晶圆的制造步骤的热处理步骤及装置制造步骤的热处理步骤亦能不使单晶化进行而堆积多晶硅层，同时能够提升多晶硅堆积步骤的总产量。