-
公开(公告)号：CN105914445A
公开(公告)日：2016-08-31
申请号：CN201610301900.9
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹槽；2）定义器件区域，并去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）制备射频共面波导元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的共面波导，空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大，消除了SiO2中的固定电荷、可动电荷，Si/SiO2系统的界面态、陷阱电荷等影响微波传输的不利因素，从而减小了介质损耗，提高了共面波导的传输性能。
-
公开(公告)号：CN105633002A
公开(公告)日：2016-06-01
申请号：CN201511019607.5
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L27/12
CPC classification number: H01L21/76251 , H01L27/1207
Abstract: 本发明提供一种图形化绝缘体上硅衬底材料及其制备方法，所述图形化绝缘体上硅衬底材料包括：底层硅；绝缘层，结合于所述底层硅表面，且于对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层；顶层硅，结合于所述绝缘层表面。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽与底层硅之间保留有部分的绝缘层，使得后续制备的晶体管沟道下方具有挖空区域。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。
-
公开(公告)号：CN105914445B
公开(公告)日：2019-04-19
申请号：CN201610301900.9
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹槽；2）定义器件区域，并去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）制备射频共面波导元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的共面波导，空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大，消除了SiO2中的固定电荷、可动电荷，Si/SiO2系统的界面态、陷阱电荷等影响微波传输的不利因素，从而减小了介质损耗，提高了共面波导的传输性能。
-
公开(公告)号：CN105810694B
公开(公告)日：2019-04-19
申请号：CN201610301877.3
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种用于射频与CMOS电路共集成的绝缘体上硅衬底及制备方法，所述绝缘体上硅衬底，包括：底层硅；绝缘层，结合于所述底层硅表面，所述绝缘层的下部于对应于制备射频器件的位置具有直至所述底层硅的凹槽，且所述凹槽内的底层硅中具有与不同射频器件所需深度对应的空槽；顶层硅，结合于所述绝缘层表面。本发明基于图形化的绝缘体上硅衬底，对于容易受到低阻衬底影响的射频器件，将其下方的氧化层以及硅衬底进行适当掏空，从而改善了射频器件性能。该衬底材料同时适于制备高性能CMOS器件，从而可将传统CMOS电路与射频电路共集成在该衬底上。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
-
公开(公告)号：CN105810694A
公开(公告)日：2016-07-27
申请号：CN201610301877.3
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L27/1203 , H01L21/84
Abstract: 本发明提供一种用于射频与CMOS电路共集成的绝缘体上硅衬底及制备方法，所述绝缘体上硅衬底，包括：底层硅；绝缘层，结合于所述底层硅表面，所述绝缘层的下部于对应于制备射频器件的位置具有直至所述底层硅的凹槽，且所述凹槽内的底层硅中具有与不同射频器件所需深度对应的空槽；顶层硅，结合于所述绝缘层表面。本发明基于图形化的绝缘体上硅衬底，对于容易受到低阻衬底影响的射频器件，将其下方的氧化层以及硅衬底进行适当掏空，从而改善了射频器件性能。该衬底材料同时适于制备高性能CMOS器件，从而可将传统CMOS电路与射频电路共集成在该衬底上。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
-
Patent Agency Ranking
公开(公告)号：CN105633001A
公开(公告)日：2016-06-01
申请号：CN201511017224.4
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L27/12
CPC classification number: H01L21/76251 , H01L27/1207
Abstract: 本发明提供一种绝缘体岛上硅衬底材料及其制备方法，所述绝缘体岛上硅衬底材料，包括：底层硅；绝缘层，结合于所述底层硅表面，且于对应于制备晶体管沟道的位置具有直至所述底层硅或底部保留有部分绝缘层的凹槽；顶层硅，结合于所述绝缘层表面。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽可以完全贯穿于顶层硅及底层硅之间，也可以在凹槽内保留部分的绝缘层，使得后续制备的晶体管沟道下方具有挖空区域。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。
-
公开(公告)号：CN105552019A
公开(公告)日：2016-05-04
申请号：CN201511017959.7
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
CPC classification number: H01L21/76254
Abstract: 本发明提供一种绝缘体岛上硅衬底材料及其制备方法，所述绝缘体岛上硅衬底材料，包括：底层硅；绝缘层，结合于所述底层硅表面，且于对应于制备晶体管沟道的位置具有直至所述底层硅的凹槽；顶层硅，结合于所述绝缘层表面。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽贯穿于顶层硅及底层硅之间，使得后续制备的晶体管沟道下方具有挖空区域。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。
-
公开(公告)号：CN105895507B
公开(公告)日：2018-12-14
申请号：CN201610300774.5
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L23/522
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频电容元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电容元件的位置具有至少直至所述底层硅的凹槽；2）通过掩膜光刻于与所述凹槽的对应位置定义器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）基于CMOS工艺在器件区域制备射频电容元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的电容元件。电容下方的空腔结构减小了衬底的寄生电容，从而减小了电容损耗，提高了电容的q值，有助于提高集成化射频电路的性能。
-
公开(公告)号：CN105789189B
公开(公告)日：2018-07-06
申请号：CN201610301899.X
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频电感元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电感元件的位置具有至少直至所述底层硅的凹槽；2）通过掩膜光刻于与所述凹槽的对应位置定义器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）基于CMOS工艺在器件区域制备射频电感元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的电感元件。该器件结构可有效抑制硅衬底导致的电感损耗，并减小寄生电容，有利于提高电感器件的Q值及其谐振频率。
-
公开(公告)号：CN105895507A
公开(公告)日：2016-08-24
申请号：CN201610300774.5
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L23/522
CPC classification number: H01L28/40
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频电容元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电容元件的位置具有至少直至所述底层硅的凹槽；2）通过掩膜光刻于与所述凹槽的对应位置定义器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）基于CMOS工艺在器件区域制备射频电容元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的电容元件。电容下方的空腔结构减小了衬底的寄生电容，从而减小了电容损耗，提高了电容的q值，有助于提高集成化射频电路的性能。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.038 seconds)
