-
公开(公告)号：CN102592998B
公开(公告)日：2014-10-15
申请号：CN201210078749.9
申请日：2012-03-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L29/737 , H01L29/06
CPC classification number: H01L29/66242 , H01L29/7378
Abstract: 本发明提供一种基于SOI的纵向SiGe-HBT及其制备方法，属于微电子与固体电子领域。该方法通过将普通的厚埋氧层的常规SOI半导体衬底作为起始晶片，在其特定区域制作薄埋氧层，并在薄埋氧层上制作HBT。该器件工作时，通过向该HBT施加背栅正电压使得在接近薄埋氧层的上表面形成电荷反型层作为次集电区，该层成为集电极电流的低阻抗导通渠道，从而显著减小集电区电阻，提高截止频率。同时，本发明的器件制备工艺简单，在特定区域减薄埋氧层，成功将所需的衬底偏压降至CMOS工艺中典型的3V甚至更小，这对实现SiGe-HBT与SOI-CMOS的集成工艺的兼容有重要意义。
-
公开(公告)号：CN103094178A
公开(公告)日：2013-05-08
申请号：CN201310015290.2
申请日：2013-01-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L27/12
Abstract: 本发明提供一种提高部分耗尽型SOI器件射频性能的制备方法。根据本发明的方法，先在绝缘体上材料结构上形成至少一个器件的源区、栅区、及漏区；随后，对所述源区再进行掺杂使所述源区的部分区域为N型、部分区域为P型；最后再在进行了再掺杂的绝缘体上材料结构上再制备电极层以形成SOI器件。由于所制作的结构在源区存在重掺杂的P+区，源区N+区与P+区形成二级管结构，有效释放器件体区的空穴，使得体区电势与源区相等，因此器件的阈值电压不再漂移，从而提高器件的射频性能；此外，相对于业界普遍采用的TB结构，本发明的器件也不需要额外增加器件面积。
-
公开(公告)号：CN102779837A
公开(公告)日：2012-11-14
申请号：CN201210289657.5
申请日：2012-08-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/08 , H01L27/11 , H01L21/8244 , G11C11/413
CPC classification number: H01L27/1104 , G11C11/412 , H01L29/66659 , H01L29/7835
Abstract: 本发明提供一种六晶体管静态随机存储器单元及其制作方法，属于存储器设计及制造技术领域，所述存储器单元包括两个反相器及传输门，所述反相器由一结构对称的NMOS晶体管及结构对称的PMOS晶体管互连组成，所述传输门由两个源漏结构非对称的NMOS晶体管组成，所述源漏结构非对称NMOS晶体管的源极结构具有袋区及浅掺杂延伸区，而漏极结构不具有袋区及浅掺杂延伸区。本发明采用了具有非对称结构的传输门N型晶体管，通过去掉漏极的浅掺杂延伸区（LDD）和袋区（Pocket）引入的非对称，不改变器件加工工艺，不额外增加版图，不破坏器件使用寿命，且由此引起的电学非对称性明显优于现有的结构。本发明工艺简单，有利于降低成本，适用于工业生产。
-
公开(公告)号：CN102683217B
公开(公告)日：2016-06-22
申请号：CN201210165018.8
申请日：2012-05-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336
CPC classification number: H01L29/1606 , H01L29/66742 , H01L29/78648 , H01L29/78684
Abstract: 本发明提供一种基于石墨烯的双栅MOSFET的制备方法，属于微电子与固体电子领域，该方法包括：在单晶硅衬底上生长一层高质量的SiO2，然后在该SiO2层上旋涂一层高聚物作为制备石墨烯的碳源；再在高聚物上淀积一层催化金属，通过高温退火，在所述SiO2层和催化金属层的交界面处形成有石墨烯；利用光刻技术及刻蚀工艺，在所述催化金属层上开窗并形成晶体管的源极和漏极；利用原子沉积系统在开窗区沉积一层高K薄膜，然后在该高K薄膜上方制备前金属栅，最后在Si衬底的背面制备金属背栅极，最终形成基于石墨烯沟道材料和高K栅介质的双栅MOSFET器件。
-
公开(公告)号：CN102427067A
公开(公告)日：2012-04-25
申请号：CN201110296940.6
申请日：2011-09-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/84 , H01L27/12 , G11C11/401 , G11C11/4063
Abstract: 本发明提供一种无电容动态随机存储单元及其制作方法与存储方法，所述存储单元采用两个金属-氧化物-半导体场效应管组合，其中一个具有P型掺杂源区的场效应管作为电荷的提供者和存储者，另一个场效应管则作为存储状态的感知者。本发明的存储单元具有快读读写、长保持时间和高可靠性的特点，制作工艺简单与常规SOICMOS工艺兼容。
-
Patent Agency Ranking
公开(公告)号：CN102916041B
公开(公告)日：2015-03-25
申请号：CN201210458192.1
申请日：2012-11-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/737 , H01L21/331
Abstract: 本发明提供一种基于SOI的锗硅异质结双极晶体管及其制作方法。该基于SOI的锗硅异质结双极晶体管，其包括背衬底、位于背衬底上的埋氧化层以及形成于该埋氧化层上的有源区和隔离区；所述有源区一端形成有集电极，其余部分形成集电区，所述集电区与所述隔离区上形成有基区，所述基区上形成有发射极和基极，所述发射极和基极分别被侧墙氧化层包围；所述集电区包括掺杂硅膜以及位于所述掺杂硅膜下部的重掺杂第一多晶硅层。本发明的基于SOI的锗硅异质结双极晶体管及其制作方法利用高剂量的Si离子注入，在SOI的顶层硅膜与埋氧层交界的地方形成多晶硅，多晶硅层降低了集电极电阻，从而有效提高了基于SOI的SiGe HBT器件的截止频率。
-
公开(公告)号：CN102683217A
公开(公告)日：2012-09-19
申请号：CN201210165018.8
申请日：2012-05-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336
CPC classification number: H01L29/1606 , H01L29/66742 , H01L29/78648 , H01L29/78684
Abstract: 本发明提供一种基于石墨烯的双栅MOSFET的制备方法，属于微电子与固体电子领域，该方法包括：在单晶硅衬底上生长一层高质量的SiO2，然后在该SiO2层上旋涂一层高聚物作为制备石墨烯的碳源；再在高聚物上淀积一层催化金属，通过高温退火，在所述SiO2层和催化金属层的交界面处形成有石墨烯；利用光刻技术及刻蚀工艺，在所述催化金属层上开窗并形成晶体管的源极和漏极；利用原子沉积系统在开窗区沉积一层高K薄膜，然后在该高K薄膜上方制备前金属栅，最后在Si衬底的背面制备金属背栅极，最终形成基于石墨烯沟道材料和高K栅介质的双栅MOSFET器件。
-
公开(公告)号：CN102592998A
公开(公告)日：2012-07-18
申请号：CN201210078749.9
申请日：2012-03-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L29/737 , H01L29/06
CPC classification number: H01L29/66242 , H01L29/7378
Abstract: 本发明提供一种基于SOI的纵向SiGe-HBT及其制备方法，属于微电子与固体电子领域。该方法通过将普通的厚埋氧层的常规SOI半导体衬底作为起始晶片，在其特定区域制作薄埋氧层，并在薄埋氧层上制作HBT。该器件工作时，通过向该HBT施加背栅正电压使得在接近薄埋氧层的上表面形成电荷反型层作为次集电区，该层成为集电极电流的低阻抗导通渠道，从而显著减小集电区电阻，提高截止频率。同时，本发明的器件制备工艺简单，在特定区域减薄埋氧层，成功将所需的衬底偏压降至CMOS工艺中典型的3V甚至更小，这对实现SiGe-HBT与SOI-CMOS的集成工艺的兼容有重要意义。
-
公开(公告)号：CN102779837B
公开(公告)日：2015-04-08
申请号：CN201210289657.5
申请日：2012-08-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/08 , H01L27/11 , H01L21/8244 , G11C11/413
CPC classification number: H01L27/1104 , G11C11/412 , H01L29/66659 , H01L29/7835
Abstract: 本发明提供一种六晶体管静态随机存储器单元及其制作方法，属于存储器设计及制造技术领域，所述存储器单元包括两个反相器及传输门，所述反相器由一结构对称的NMOS晶体管及结构对称的PMOS晶体管互连组成，所述传输门由两个源漏结构非对称的NMOS晶体管组成，所述源漏结构非对称NMOS晶体管的源极结构具有袋区及浅掺杂延伸区，而漏极结构不具有袋区及浅掺杂延伸区。本发明采用了具有非对称结构的传输门N型晶体管，通过去掉漏极的浅掺杂延伸区（LDD）和袋区（Pocket）引入的非对称，不改变器件加工工艺，不额外增加版图，不破坏器件使用寿命，且由此引起的电学非对称性明显优于现有的结构。本发明工艺简单，有利于降低成本，适用于工业生产。
-
公开(公告)号：CN102569069B
公开(公告)日：2014-08-27
申请号：CN201210062609.2
申请日：2012-03-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L29/737 , H01L29/06
CPC classification number: H01L29/7378 , H01L29/0821
Abstract: 本发明提供一种SiGe-HBT晶体管及其制备方法，属于微电子与固体电子领域。该SiGe异质结双晶体管的制备方法通过采用离子注入技术，在集电区与空间电荷区重叠区域中形成掺杂浓度相等的P+层与N+层组成的叠层，所述P+层或N+层的掺杂浓度值呈高斯分布，且其浓度值小于基区的掺杂浓度值，大于集电区的掺杂浓度值。本发明的方案不仅可以改变局部势垒区电场值大小，还可以改变势垒区电场的分布情况，在保证不牺牲渡越时间、截止频率以及最大振荡频率的情况下，提高基极-集电极击穿电压，或者在保证击穿电压不恶化的情况下，增加集电区掺杂浓度，提高空间电荷区渡越时间和截止频率。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.05 seconds)
