公开(公告)号：CN115244425A

公开(公告)日：2022-10-25

申请号：CN202080098084.0

申请日：2020-03-13

Applicant: 三菱电机株式会社

Inventor： 堤恒次 ,  池田翔

IPC: G01S13/34

Abstract: 在雷达装置(200)中，接收天线(4‑1、4‑2)直接接收多个模块(101‑1、101‑2)中的所属模块以外的模块的发送天线(3‑1、3‑2)发送的线性调频信号，混频器(5‑1、5‑2)对线性调频信号源(2‑1、2‑2)生成的线性调频信号和接收天线(4‑1、4‑2)接收到的线性调频信号进行混合，由此生成基带信号，模拟‑数字转换器(6‑1、6‑2)对混频器(5‑1、5‑2)生成的基带信号进行数字转换，由此生成数字信号。

公开(公告)号：CN115362428A

公开(公告)日：2022-11-18

申请号：CN202180027180.0

申请日：2021-04-09

Applicant: 三菱电机株式会社

Inventor： 池田翔 ,  堤恒次 ,  津留正臣

IPC: G06F1/10

Abstract: 延迟同步电路(3)构成为具有：脉冲合成电路(11)，其生成包含与基准信号同步的第1脉冲信号和与反馈信号同步的第2脉冲信号的合成信号；VCDL(12)，其使由脉冲合成电路(11)生成的合成信号延迟，输出延迟后的合成信号即延迟信号；脉冲分离电路(13)，其生成与从VCDL(12)输出的延迟信号所包含的第1脉冲信号同步的第1分离信号，生成与延迟信号所包含的第2脉冲信号同步的第2分离信号；环形器(14)，其在将由脉冲分离电路(13)生成的第1分离信号输出到时钟接收电路(21)后，将从时钟接收电路(21)返回的第1分离信号作为反馈信号输出到脉冲合成电路(11)；以及延迟量控制电路(15)，其按照基准信号与由脉冲分离电路(13)生成的第2分离信号之间的相位差，控制VCDL(12)中的合成信号的延迟量。

公开(公告)号：CN114616760A

公开(公告)日：2022-06-10

申请号：CN201980101689.8

申请日：2019-11-08

Applicant: 三菱电机株式会社

Inventor： 水谷浩之 ,  池田翔 ,  森田佳惠

IPC: H04B3/04

Abstract: 为了在从1个基准信号源分支而利用多个缆线传输信号时使从各缆线输出的信号的相位稳定，考虑使用相位同步电路。但是，关于从缆线输出的各个信号，根据缆线长度、基于反馈控制的延迟量的组合，从多个传输路径输出的同步信号的相位有时不同。在本发明中，在相位同步电路设置使从传输路径输出的信号的频率成为偶数倍的频率倍增器，因此，即使在将1个基准信号分配为多个的情况下，从多个传输路径输出的同步信号的相位也一致。

公开(公告)号：CN118786624A

公开(公告)日：2024-10-15

申请号：CN202280093010.7

申请日：2022-03-15

Applicant: 三菱电机株式会社

Inventor： 横沟真也 ,  池田翔 ,  森野芳昭

IPC: H03D7/12 ,  H03D7/00

Abstract: 高次谐波混频器(1)具备N个晶体管(2‑n)、RF端子(3)、N个LO端子(4‑n)、IF端子(5)、串联谐振电路(6)、以及IF匹配电路(8)，在高频信号的RF频率是与晶体管(2‑n)的最大振荡频率相同或晶体管(2‑n)的最大振荡频率附近的频率的情况下，在RF频率下从IF端子(5)估计输出端子(7)而得到的阻抗成为低阻抗，在IF频率下从IF端子(5)估计输出端子(7)而得到的阻抗是将串联谐振电路(6)的阻抗与IF匹配电路(8)的阻抗组合而得到的阻抗。

公开(公告)号：CN114616760B

公开(公告)日：2023-08-18

申请号：CN201980101689.8

申请日：2019-11-08

Applicant: 三菱电机株式会社

Inventor： 水谷浩之 ,  池田翔 ,  森田佳惠

IPC: H04B3/04

Abstract: 为了在从1个基准信号源分支而利用多个缆线传输信号时使从各缆线输出的信号的相位稳定，考虑使用相位同步电路。但是，关于从缆线输出的各个信号，根据缆线长度、基于反馈控制的延迟量的组合，从多个传输路径输出的同步信号的相位有时不同。在本发明中，在相位同步电路设置使从传输路径输出的信号的频率成为偶数倍的频率倍增器，因此，即使在将1个基准信号分配为多个的情况下，从多个传输路径输出的同步信号的相位也一致。