公开(公告)号：CN109690740B

公开(公告)日：2023-08-08

申请号：CN201680088616.6

申请日：2016-08-25

Applicant: 三菱电机株式会社

Inventor： 加地考男 ,  吉浦康博

IPC: H01L21/28 ,  H01L21/329 ,  H01L29/868

Abstract: 本发明的目的在于简便地进行电气特性试验，该电气特性试验是为了相对于电极的图案缺陷或者缺损而保证半导体装置的品质。本发明涉及的半导体装置的制造方法，针对具有半导体衬底(1)、在半导体衬底(1)的第1主面(1a)侧形成的第1半导体层(2)、在第1半导体层(2)之上与其接触地形成的第1电极膜(5)的半导体装置，从第1电极膜(5)之上，进行与第1电极膜(5)的材料相比针对第1半导体层(2)的半导体材料的选择比高的第1蚀刻，将第1半导体层(2)的位于第1电极膜(5)的图案缺陷部位(5a)或者缺损部位(5b)之下的区域至少部分地去除，在第1电极膜(5)的图案缺陷部位(5a)或者缺损部位(5b)形成电极膜(8)。

公开(公告)号：CN103715273A

公开(公告)日：2014-04-09

申请号：CN201310464808.0

申请日：2013-10-08

Applicant: 三菱电机株式会社

Inventor： 大月咏子 ,  贞松康史 ,  吉浦康博

IPC: H01L29/861 ,  H01L29/06

CPC classification number: H01L29/7393 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/402 ,  H01L29/8611 ,  H01L29/861 ,  H01L29/0684 ,  H01L29/36

Abstract: 本发明提供一种半导体装置。在半导体装置(1)中，在半导体衬底(2)的一个主表面侧形成有二极管的正极(3)。以与该正极(3)外周隔开距离而包围正极(3)的方式，形成有保护环(4)。正极(3)具有p+型扩散区域(3a)、p一型区域(1la)以及正极电极(8)。p一型区域(1la)形成在位于正极(3)的外周侧的末端部。p一型区域(1la)作为电阻相对较高的区域，以由p+型扩散区域(3a)夹持的方式形成。

公开(公告)号：CN105378903A

公开(公告)日：2016-03-02

申请号：CN201380078117.5

申请日：2013-07-08

Applicant: 三菱电机株式会社

Inventor： 大月咏子 ,  贞松康史 ,  吉浦康博

IPC: H01L21/329 ,  H01L29/06 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L29/861 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/7395 ,  H01L29/8611 ,  H01L2924/12036

Abstract: n-型半导体衬底(1)具有有源区域和终端区域，该终端区域与有源区域相比配置在外侧。在有源区域，在n-型半导体衬底(1)的上表面的一部分形成有p+型阳极层(2)。在终端区域，在n-型半导体衬底(1)的上表面形成有多个p+型保护环层(3)。在n-型半导体衬底(1)的下表面形成有n+型阴极层(5)。阳极电极(6)与p+型阳极层(2)连接。金属制的阴极电极(7)与n+型阴极层(5)连接。在终端区域，n+型阴极层(5)被挖除而形成凹部(8)。阴极电极(7)也形成在凹部(8)内。

公开(公告)号：CN104241155A

公开(公告)日：2014-12-24

申请号：CN201410253353.2

申请日：2014-06-09

Applicant: 三菱电机株式会社

Inventor： 大月咏子 ,  吉浦康博 ,  贞松康史

IPC: H01L21/66 ,  H01L21/02

CPC classification number: H01L22/14 ,  G01R31/129 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/739 ,  H01L29/861

Abstract: 本发明的目的在于提供一种半导体装置的检查方法，其具有将终端构造中的绝缘膜和/或半绝缘膜的电荷去除的电荷去除工序。本发明涉及的半导体装置的检查方法具有：第1检查工序，在该工序中，对在衬底(14)上形成有单元构造(10)和终端构造(12)的半导体装置的耐压进行检查，该单元构造(10)用于流过主电流，该终端构造(12)包围该单元构造；电荷去除工序，在该第1检查工序之后，在该电荷去除工序中，将该终端构造的在该衬底上方由绝缘膜(36)和/或半绝缘膜(38)形成的表面层(39)的电荷去除；以及第2检查工序，在该电荷去除工序之后，在该第2检查工序中，对该半导体装置的耐压进行检查。

公开(公告)号：CN101587912B

公开(公告)日：2013-01-02

申请号：CN200810182375.9

申请日：2008-11-28

Applicant: 三菱电机株式会社

Inventor： 吉浦康博 ,  井上雅规

IPC: H01L29/861 ,  H01L29/06 ,  H01L27/06

CPC classification number: H01L29/0619 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0834 ,  H01L29/1016 ,  H01L29/74 ,  H01L29/7805 ,  H01L29/7811 ,  H01L29/861 ,  H01L29/8611

Abstract: 本发明提供一种半导体装置。在n型的半导体衬底(1)的一个主表面的一侧，形成有p型扩散区域(3)作为二极管的阳极(2)。以包围该阳极(2)的方式，形成有由p型扩散区域(5)构成的保护环(6)。在另一主表面的一侧形成有n型超高浓度杂质层(12)和n型高浓度杂质层(11)作为阴极。在阴极的与保护环(6)对置的保护环对置区域(15)形成有阴极侧p型扩散区域(14)。由此，电流在阳极的外周端部集中被抑制。

公开(公告)号：CN101587912A

公开(公告)日：2009-11-25

申请号：CN200810182375.9

申请日：2008-11-28

Applicant: 三菱电机株式会社

Inventor： 吉浦康博 ,  井上雅规

IPC: H01L29/861 ,  H01L29/06 ,  H01L27/06

CPC classification number: H01L29/0619 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0834 ,  H01L29/1016 ,  H01L29/74 ,  H01L29/7805 ,  H01L29/7811 ,  H01L29/861 ,  H01L29/8611

Abstract: 本发明提供一种半导体装置。在n型的半导体衬底(1)的一个主表面的一侧，形成有p型扩散区域(3)作为二极管的阳极(2)。以包围该阳极(2)的方式，形成有由p型扩散区域(5)构成的保护环(6)。在另一主表面的一侧形成有n型超高浓度杂质层(12)和n型高浓度杂质层(11)作为阴极。在阴极的与保护环(6)对置的保护环对置区域(15)形成有阴极侧p型扩散区域(14)。由此，电流在阳极的外周端部集中被抑制。

公开(公告)号：CN107851574A

公开(公告)日：2018-03-27

申请号：CN201580081702.X

申请日：2015-07-15

Applicant: 三菱电机株式会社

Inventor： 加地考男 ,  吉浦康博

IPC: H01L21/306 ,  H01L21/329 ,  H01L29/868

CPC classification number: H01L21/56 ,  H01L21/306 ,  H01L21/30604 ,  H01L29/868

Abstract: 在硅衬底(10)之上形成SiO2膜(31)，该SiO2膜(31)具有至少1个开口部(OP)。形成构造体(41)，该构造体(41)设置在硅氧化膜(31)之上，在开口部(OP)处到达至硅衬底(10)，由与硅氧化膜(31)相比不易被氢氟酸蚀刻的材料制作。对设置有硅氧化膜(31)以及构造体(41)的硅衬底(10)，进行使用了氢氟酸的湿式蚀刻。在进行湿式蚀刻的工序中，硅氧化膜(31)与构造体(41)的界面被暴露于氢氟酸。

公开(公告)号：CN104979179B

公开(公告)日：2018-03-16

申请号：CN201510160872.9

申请日：2015-04-07

Applicant: 三菱电机株式会社

Inventor： 加地考男 ,  多留谷政良 ,  吉浦康博

IPC: H01L21/28

CPC classification number: H01L29/456 ,  H01L21/0485 ,  H01L21/28512 ,  H01L21/28568 ,  H01L29/417 ,  H01L29/41708 ,  H01L29/732 ,  H01L29/8611

Abstract: 提供一种半导体装置以及半导体装置的制造方法，其能够一边得到良好的电气特性，一边抑制在硅衬底处形成的保护膜等的功能受损，抑制Si－Ti面的剥离。N型硅衬底(2)在一个面具有由P型硅构成并与N型硅衬底(2)形成PN结的正极层(1)，在另一个面具有由N型硅层构成的负极层(3)。半导体装置(10)还具备：第一电极膜(4)，其在负极层(3)上形成，由钛构成，形成SiTi接合；第二电极膜(7)，其在第一电极膜(4)上形成，由Al－Si构成，形成Ti－AlSi接合；第三电极膜(5)，其在第二电极膜上形成，由Ni构成，形成AlSi－Ni接合；以及第四电极膜(6)，其在第三电极膜(5)上形成，由Au构成。

公开(公告)号：CN105378903B

公开(公告)日：2018-02-13

申请号：CN201380078117.5

申请日：2013-07-08

Applicant: 三菱电机株式会社

Inventor： 大月咏子 ,  贞松康史 ,  吉浦康博

IPC: H01L21/329 ,  H01L29/06 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L29/861 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/7395 ,  H01L29/8611 ,  H01L2924/12036

Abstract: n‑型半导体衬底(1)具有有源区域和终端区域，该终端区域与有源区域相比配置在外侧。在有源区域，在n‑型半导体衬底(1)的上表面的一部分形成有p+型阳极层(2)。在终端区域，在n‑型半导体衬底(1)的上表面形成有多个p+型保护环层(3)。在n‑型半导体衬底(1)的下表面形成有n+型阴极层(5)。阳极电极(6)与p+型阳极层(2)连接。金属制的阴极电极(7)与n+型阴极层(5)连接。在终端区域，n+型阴极层(5)被挖除而形成凹部(8)。阴极电极(7)也形成在凹部(8)内。

公开(公告)号：CN104241155B

公开(公告)日：2017-08-18

申请号：CN201410253353.2

申请日：2014-06-09

Applicant: 三菱电机株式会社

Inventor： 大月咏子 ,  吉浦康博 ,  贞松康史

IPC: H01L21/66 ,  H01L21/02

CPC classification number: H01L22/14 ,  G01R31/129 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/739 ,  H01L29/861

Abstract: 本发明的目的在于提供一种半导体装置的检查方法，其具有将终端构造中的绝缘膜和/或半绝缘膜的电荷去除的电荷去除工序。本发明涉及的半导体装置的检查方法具有：第1检查工序，在该工序中，对在衬底(14)上形成有单元构造(10)和终端构造(12)的半导体装置的耐压进行检查，该单元构造(10)用于流过主电流，该终端构造(12)包围该单元构造；电荷去除工序，在该第1检查工序之后，在该电荷去除工序中，将该终端构造的在该衬底上方由绝缘膜(36)和/或半绝缘膜(38)形成的表面层(39)的电荷去除；以及第2检查工序，在该电荷去除工序之后，在该第2检查工序中，对该半导体装置的耐压进行检查。