公开(公告)号：CN109155239A

公开(公告)日：2019-01-04

申请号：CN201780029769.8

申请日：2017-05-09

Applicant: 三菱电机株式会社

Inventor： 田中贵规 ,  山本茂久 ,  中村勇 ,  木村泰广 ,  中田修平 ,  三谷阳一郎

IPC: H01L21/20 ,  C30B29/36 ,  H01L21/205 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: 本发明涉及碳化硅外延基板及碳化硅半导体装置。外延基板(3)具备：由碳化硅形成的单晶基板(10)和在其上形成的由碳化硅形成的外延层(4)。外延层(4)具备：在单晶基板(10)上形成的第1外延层(41)、在第1外延层(41)上形成的第2外延层(42)、和在第2外延层(42)上形成的第3外延层(43)，第1外延层(41)中的基底面位错的转换率不到95％，第2外延层(42)中的基底面位错的转换率比98％大。

公开(公告)号：CN119653796A

公开(公告)日：2025-03-18

申请号：CN202410826681.0

申请日：2024-06-25

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  迫纮平 ,  川畑直之 ,  中村勇 ,  大塚翔瑠

IPC: H10D12/00 ,  H10D62/10

Abstract: 本发明的目的在于提供一种通过在半导体装置中降低沟槽端部的空穴密度来抑制电场的增加，并提高雪崩耐压的半导体装置。在位于半导体装置的外周区域(40)的沟槽(7)的延伸方向的外周部处，将下部电极(10)中的比上部电极(9)延伸到外侧的下部电极的延伸部(10a)以覆盖所述上部电极(9)的端部的方式，进一步延伸到所述半导体基板的上表面，使沟槽(7)的宽度在沟槽端部(7a)处最窄。

公开(公告)号：CN108292686B

公开(公告)日：2021-02-12

申请号：CN201680051471.2

申请日：2016-11-30

Applicant: 三菱电机株式会社

Inventor： 中村勇 ,  小西和也

IPC: H01L29/861 ,  C30B25/20 ,  C30B29/36 ,  H01L21/20 ,  H01L21/205 ,  H01L21/329 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78 ,  H01L29/868

Abstract: 本发明涉及碳化硅外延基板及碳化硅半导体装置。碳化硅外延基板(51)具备：一导电型的碳化硅单晶基板(10)、上述一导电型的第1碳化硅层(21)、上述一导电型的第2碳化硅层(22)、和上述一导电型的第3碳化硅层(23)。碳化硅单晶基板(10)具备第1杂质浓度。第1碳化硅层(21)在碳化硅单晶基板(10)上方设置，具有比第1杂质浓度低的第2杂质浓度。第2碳化硅层(22)在第1碳化硅层(21)上方设置，具有比第1杂质浓度高的第3杂质浓度。第3碳化硅层(23)在第2碳化硅层(22)上方设置，具有比第2杂质浓度低的第4杂质浓度。

公开(公告)号：CN109155239B

公开(公告)日：2023-04-21

申请号：CN201780029769.8

申请日：2017-05-09

Applicant: 三菱电机株式会社

Inventor： 田中贵规 ,  山本茂久 ,  中村勇 ,  木村泰广 ,  中田修平 ,  三谷阳一郎

IPC: H01L21/20 ,  C30B29/36 ,  H01L21/205 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: 本发明涉及碳化硅外延基板及碳化硅半导体装置。外延基板(3)具备：由碳化硅形成的单晶基板(10)和在其上形成的由碳化硅形成的外延层(4)。外延层(4)具备：在单晶基板(10)上形成的第1外延层(41)、在第1外延层(41)上形成的第2外延层(42)、和在第2外延层(42)上形成的第3外延层(43)，第1外延层(41)中的基底面位错的转换率不到95％，第2外延层(42)中的基底面位错的转换率比98％大。

公开(公告)号：CN108292686A

公开(公告)日：2018-07-17

申请号：CN201680051471.2

申请日：2016-11-30

Applicant: 三菱电机株式会社

Inventor： 中村勇 ,  小西和也

IPC: H01L29/861 ,  C30B25/20 ,  C30B29/36 ,  H01L21/20 ,  H01L21/205 ,  H01L21/329 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78 ,  H01L29/868

Abstract: 本发明涉及碳化硅外延基板及碳化硅半导体装置。碳化硅外延基板(51)具备：一导电型的碳化硅单晶基板(10)、上述一导电型的第1碳化硅层(21)、上述一导电型的第2碳化硅层(22)、和上述一导电型的第3碳化硅层(23)。碳化硅单晶基板(10)具备第1杂质浓度。第1碳化硅层(21)在碳化硅单晶基板(10)上方设置，具有比第1杂质浓度低的第2杂质浓度。第2碳化硅层(22)在第1碳化硅层(21)上方设置，具有比第1杂质浓度高的第3杂质浓度。第3碳化硅层(23)在第2碳化硅层(22)上方设置，具有比第2杂质浓度低的第4杂质浓度。