-
公开(公告)号：CN113409856A
公开(公告)日：2021-09-17
申请号：CN202110563645.6
申请日：2018-09-14
Applicant: 三星电子株式会社
IPC: G11C16/32
Abstract: 一种半导体存储器装置包括存储器磁芯，其执行数据的读取和写入；数据传递和训练块，其连接在第一焊盘与存储器磁芯之间；以及至少一个数据传递、时钟生成和训练块，其连接在至少一个第二焊盘与存储器磁芯之间。在第一训练操作中，所述数据传递和训练块通过所述第一焊盘输出通过所述第一焊盘接收的第一训练数据作为第二训练数据。在第二训练操作中，所述数据传递和训练块中的至少一个通过所述第一焊盘中的至少一个输出通过所述至少一个第二焊盘接收的第三训练数据作为第四训练数据。第二训练数据和第四训练数据与通过至少一个第二焊盘输出的读数据选通信号同步输出。
-
公开(公告)号：CN111146148A
公开(公告)日：2020-05-12
申请号：CN201910897507.4
申请日：2019-09-23
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L27/088
Abstract: 公开了一种半导体器件及其制造方法。所述方法包括：在衬底上顺序地堆叠下部牺牲层和上部牺牲层；图案化所述上部牺牲层以形成第一上部牺牲图案和第二上部牺牲图案；分别在所述第一上部牺牲图案的侧壁和所述第二上部牺牲图案的侧壁上形成第一上部间隔物和第二上部间隔物；使用所述第一上部间隔物和所述第二上部间隔物作为蚀刻掩模来图案化所述下部牺牲层，以形成多个下部牺牲图案；在所述多个下部牺牲图案的侧壁上形成多个下部间隔物；以及使用所述多个下部间隔物作为蚀刻掩模来图案化所述衬底。所述第一上部间隔物和所述第二上部间隔物彼此连接。
-
公开(公告)号：CN109560533A
公开(公告)日：2019-04-02
申请号：CN201811091135.8
申请日：2018-09-18
Applicant: 三星电子株式会社
IPC: H02H7/20
Abstract: 一种电子电路包括输出产生器和过压检测器。输出产生器被配置为将输出信号输出到输出端子。响应于输出端子的电压的幅度大于容许幅度，过压检测器被配置为输出第一逻辑值的过压检测信号，使得输出产生器中包括的元件被关断。响应于在当过压检测信号的第一逻辑值改变为过压检测信号的第二逻辑值之后经过了参考时间之前，过压检测器再次输出第一逻辑值的过压检测信号，被关断的元件保持关断。响应于在参考时间期间，过压检测器输出第二逻辑值的过压检测信号，被关断的元件被导通。
-
公开(公告)号：CN113409856B
公开(公告)日：2024-02-06
申请号：CN202110563645.6
申请日：2018-09-14
Applicant: 三星电子株式会社
IPC: G11C16/32
Abstract: 一种半导体存储器装置包括存储器磁芯，其执行数据的读取和写入；数据传递和训练块，其连接在第一焊盘与存储器磁芯之间；以及至少一个数据传递、时钟生成和训练块，其连接在至少一个第二焊盘与存储器磁芯之间。在第一训练操作中，所述数据传递和训练块通过所述第一焊盘输出通过所述第一焊盘接收的第一训练数据作为第二训练数据。在第二训练操作中，所述数据传递和训练块中的至少一个通过所述第一焊盘中的至少一个输出通过所述至少一个第二焊盘接收的第三训练数据作为第四训练数据。第二训练数据和第四训练数据与通过至少一个第二焊盘输出的读数据选通信号同步输出。
-
公开(公告)号：CN113053431A
公开(公告)日：2021-06-29
申请号：CN202110349616.X
申请日：2018-11-21
Applicant: 三星电子株式会社
Abstract: 公开了执行命令总线训练的装置和方法。执行命令总线训练(CBT)操作的动态随机存取存储器(DRAM)装置包括：时钟端子，接收时钟信号；数据时钟端子，接收数据时钟信号；第一数据端子，接收第一数据信号；多个命令/地址端子，在CBT操作期间接收CBT图案，CBT图案包括多个命令/地址信号；多个第二数据端子，在CBT操作期间与所述多个命令/地址信号一一对应；CBT控制逻辑，在数据时钟信号的上升沿和下降沿之一确定第一数据信号的逻辑电平，当确定第一数据信号的第一逻辑电平时进入CBT模式；在时钟信号的上升沿和下降沿之一确定CBT图案的逻辑电平，通过所述多个第二数据端子输出确定的CBT图案；当确第一数据信号的第二逻辑电平时退出CBT模式。
-
Patent Agency Ranking
公开(公告)号：CN109712661B
公开(公告)日：2021-06-15
申请号：CN201811073495.5
申请日：2018-09-14
Applicant: 三星电子株式会社
IPC: G11C16/32
Abstract: 一种半导体存储器装置包括存储器磁芯，其执行数据的读取和写入；数据传递和训练块，其连接在第一焊盘与存储器磁芯之间；以及至少一个数据传递、时钟生成和训练块，其连接在至少一个第二焊盘与存储器磁芯之间。在第一训练操作中，所述数据传递和训练块通过所述第一焊盘输出通过所述第一焊盘接收的第一训练数据作为第二训练数据。在第二训练操作中，所述数据传递和训练块中的至少一个通过所述第一焊盘中的至少一个输出通过所述至少一个第二焊盘接收的第三训练数据作为第四训练数据。第二训练数据和第四训练数据与通过至少一个第二焊盘输出的读数据选通信号同步输出。
-
公开(公告)号：CN107871728A
公开(公告)日：2018-04-03
申请号：CN201710445270.7
申请日：2017-06-13
Applicant: 三星电子株式会社
IPC: H01L23/552 , H01L23/31 , H01L25/16 , H01L21/56
CPC classification number: H01L23/552 , H01L23/3121 , H01L23/3157 , H01L23/49811 , H01L23/49838 , H01L24/16 , H01L25/0655 , H01L25/18 , H01L2224/16237 , H01L2924/15313 , H01L2924/181 , H01L2924/1815 , H01L2924/19105 , H01L2924/3025 , H01L2924/00012 , H01L21/56 , H01L25/16
Abstract: 一种集成电路封装包括：至少一个第一芯片，安装在印刷电路板的安装表面的第一区中；模制单元，覆盖实施安装表面并包围所述至少一个第一芯片；电磁屏蔽膜，覆盖所述模制单元的表面并包围所述至少一个第一芯片；以及第二芯片，安装在所述安装表面的第二区中。第二芯片暴露在所述电磁屏蔽膜外部并与所述印刷电路板间隔开，其中所述模制单元位于第二芯片和所述印刷电路板之间。
-
公开(公告)号：CN102297480B
公开(公告)日：2016-03-30
申请号：CN201110178836.7
申请日：2011-06-22
Applicant: 三星电子株式会社
CPC classification number: F24F1/0007 , F24F13/20 , F24F13/222 , F24F2001/0048 , F24F2013/207
Abstract: 本申请公开了一种空调的室内单元。该空调的室内单元包括：主体；热交换器，设置在主体中；电子膨胀阀，设置在主体中，并且位于热交换器纵向的外部；控制单元，控制安装在主体中的电子组件；控制壳体，包括设置在控制单元和电子膨胀阀之间的第一侧表面部分以及与第一侧表面部分连接并朝着热交换器的方向延伸的延伸部分。
-
公开(公告)号：CN111146148B
公开(公告)日：2024-06-28
申请号：CN201910897507.4
申请日：2019-09-23
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L27/088
Abstract: 公开了一种半导体器件及其制造方法。所述方法包括：在衬底上顺序地堆叠下部牺牲层和上部牺牲层；图案化所述上部牺牲层以形成第一上部牺牲图案和第二上部牺牲图案；分别在所述第一上部牺牲图案的侧壁和所述第二上部牺牲图案的侧壁上形成第一上部间隔物和第二上部间隔物；使用所述第一上部间隔物和所述第二上部间隔物作为蚀刻掩模来图案化所述下部牺牲层，以形成多个下部牺牲图案；在所述多个下部牺牲图案的侧壁上形成多个下部间隔物；以及使用所述多个下部间隔物作为蚀刻掩模来图案化所述衬底。所述第一上部间隔物和所述第二上部间隔物彼此连接。
-
公开(公告)号：CN108962845B
公开(公告)日：2021-04-20
申请号：CN201810808732.1
申请日：2017-06-13
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/552 , H01L25/16 , H01L21/56
Abstract: 一种集成电路封装包括：至少一个第一芯片，安装在印刷电路板的安装表面的第一区中；模制单元，覆盖实施安装表面并包围所述至少一个第一芯片；电磁屏蔽膜，覆盖所述模制单元的表面并包围所述至少一个第一芯片；以及第二芯片，安装在所述安装表面的第二区中。第二芯片暴露在所述电磁屏蔽膜外部并与所述印刷电路板间隔开，其中所述模制单元位于第二芯片和所述印刷电路板之间。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.021 seconds)
