公开(公告)号：CN108511526B

公开(公告)日：2024-01-02

申请号：CN201810156564.2

申请日：2018-02-24

Applicant: 三星电子株式会社

Inventor： 朴星一 ,  金昶熹 ,  李允逸 ,  M.坎托罗 ,  刘庭均 ,  李东勋

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423

Abstract: 一种半导体器件包括衬底上的有源柱。第一源极/漏极区设置在有源柱的顶端处并具有比有源柱更大的宽度。第一绝缘层设置在有源柱的侧壁上，第二绝缘层至少设置在第一源极/漏极区的底表面上。栅电极设置在第一绝缘层和第二绝缘层上。第二源极/漏极区在有源柱的底端处设置在衬底中。还描述了制造方法。

公开(公告)号：CN109494253B

公开(公告)日：2021-04-06

申请号：CN201811054979.5

申请日：2018-09-11

Applicant: 三星电子株式会社

Inventor： 刘庭均 ,  金昶熹 ,  朴星一 ,  李东勋

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 提供了垂直场效应晶体管(vFET)和包括其的半导体器件。该vFET包括在衬底的上部处并掺杂以第一杂质的第一杂质区。第一扩散控制图案形成在第一杂质区上。第一扩散控制图案配置为控制第一杂质的扩散。沟道在与衬底的上表面基本上正交的垂直方向上延伸。第二杂质区在沟道上并掺杂以第二杂质。第二扩散控制图案在沟道与第二杂质区之间。第二扩散控制图案配置为控制第二杂质的扩散。栅极结构与沟道相邻。

公开(公告)号：CN119698059A

公开(公告)日：2025-03-25

申请号：CN202410955717.5

申请日：2024-07-17

Applicant: 三星电子株式会社

Inventor： 金大湜 ,  金善培 ,  权兑勇 ,  金昶熹 ,  李斗铉 ,  姜在玄 ,  朴珍煐 ,  朴贤镐 ,  刘智旼 ,  李真旭 ,  黄胜贤

IPC: H10D84/83 ,  H10D84/85 ,  H10D84/03 ,  H01L23/48

Abstract: 一种半导体器件包括：衬底，其包括有源区域；栅极结构，其位于所述衬底上；多个沟道层，其在所述有源区域上彼此间隔开并且被所述栅极结构围绕；源极/漏极区域，其在所述栅极结构的至少一侧位于所述有源区域凹陷的区域中并且连接到所述多个沟道层；以及接触插塞，其使所述源极/漏极区域从所述源极/漏极区域的上表面部分地凹陷、电连接到所述源极/漏极区域、并且包括沿着所述源极/漏极区域的凹陷表面的金属半导体化合物层和位于所述金属半导体化合物层上的接触导电层，其中，所述金属半导体化合物层在所述接触导电层的侧表面上具有第一厚度并且在所述接触插塞的底表面上具有第二厚度，所述第二厚度小于所述第一厚度。

公开(公告)号：CN109494253A

公开(公告)日：2019-03-19

申请号：CN201811054979.5

申请日：2018-09-11

Applicant: 三星电子株式会社

Inventor： 刘庭均 ,  金昶熹 ,  朴星一 ,  李东勋

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 提供了垂直场效应晶体管(vFET)和包括其的半导体器件。该vFET包括在衬底的上部处并掺杂以第一杂质的第一杂质区。第一扩散控制图案形成在第一杂质区上。第一扩散控制图案配置为控制第一杂质的扩散。沟道在与衬底的上表面基本上正交的垂直方向上延伸。第二杂质区在沟道上并掺杂以第二杂质。第二扩散控制图案在沟道与第二杂质区之间。第二扩散控制图案配置为控制第二杂质的扩散。栅极结构与沟道相邻。

公开(公告)号：CN108511526A

公开(公告)日：2018-09-07

申请号：CN201810156564.2

申请日：2018-02-24

Applicant: 三星电子株式会社

Inventor： 朴星一 ,  金昶熹 ,  李允逸 ,  M.坎托罗 ,  刘庭均 ,  李东勋

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423

Abstract: 一种半导体器件包括衬底上的有源柱。第一源极/漏极区设置在有源柱的顶端处并具有比有源柱更大的宽度。第一绝缘层设置在有源柱的侧壁上，第二绝缘层至少设置在第一源极/漏极区的底表面上。栅电极设置在第一绝缘层和第二绝缘层上。第二源极/漏极区在有源柱的底端处设置在衬底中。还描述了制造方法。