公开(公告)号：CN119025018A

公开(公告)日：2024-11-26

申请号：CN202410164364.7

申请日：2024-02-05

Applicant: 三星电子株式会社

Inventor： 朴商秀 ,  金京守 ,  金娜延 ,  苏镇麟 ,  禹炅完 ,  李荣炫 ,  李宗键 ,  郑辰 ,  赵正显

IPC: G06F3/06

Abstract: 一种计算快速链路(CXL)存储设备，包括：存储设备，存储数据；以及控制器，被配置为基于通过第一协议接收的第一命令从存储设备读取数据，基于通过与第一协议不同的第二协议接收的第二命令选择计算引擎，并且控制计算引擎对读取的数据执行计算。

公开(公告)号：CN118227037A

公开(公告)日：2024-06-21

申请号：CN202310860290.6

申请日：2023-07-13

Applicant: 三星电子株式会社

Inventor： 金娜延 ,  金京守 ,  权容硕 ,  苏镇麟 ,  禹炅完

IPC: G06F3/06

Abstract: 提供了存储器件、其调度方法和计算快速链路装置。所述存储器件包括：请求程序寄存器，其被配置为使用第一协议从主机接收包括请求程序标识符的第一信号，并且被配置为输出与所述请求程序标识符相对应的第一优先级；检查程序模块，其被配置为使用与所述第一协议不同的第二协议从所述主机接收包括命令和请求类型的第二信号，其中，所述检查程序模块被配置为从所述请求程序寄存器接收所述第一优先级，并且其中，所述检查程序模块被配置为基于所述第一优先级和所述请求类型确定所述命令的第二优先级；命令生成器，其被配置为基于所述命令生成用于存储器操作的内部命令；以及存储器控制器，其被配置为基于所述第二优先级在命令队列中调度所述内部命令。

公开(公告)号：CN115548015A

公开(公告)日：2022-12-30

申请号：CN202210610190.3

申请日：2022-05-31

Applicant: 三星电子株式会社

Inventor： 崔宰铭 ,  李敬雨 ,  金娜延 ,  林圣勋 ,  郑圣烨

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种半导体器件，包括：下部结构；所述下部结构上的第一层间电介质(ILD)；第一图案区，在所述第一ILD内在第一方向上延伸，所述第一图案区在与所述第一方向垂直的第二方向上彼此分隔开，所述第一图案区中的每个第一图案区包括至少一个第一图案，并且所述至少一个第一图案在所述第一方向上的两端是凹陷的；以及第二图案区，在所述第一ILD内在所述第一方向上延伸，所述第二图案区在所述第二方向上彼此分隔开并且在所述第二方向上与所述第一图案区交替，所述第二图案区中的每个第二图案区包括至少一个第二图案。

公开(公告)号：CN118377607A

公开(公告)日：2024-07-23

申请号：CN202311338602.3

申请日：2023-10-16

Applicant: 三星电子株式会社

Inventor： 禹炅完 ,  金京守 ,  权容硕 ,  金娜延 ,  苏镇麟

IPC: G06F9/50 ,  G06F15/16

Abstract: 公开了加速器模块和包括加速器模块的计算系统。所述加速器模块包括多个存储器和控制器。控制器包括多个存储器控制器、多个处理单元和管理电路。所述多个存储器控制器和所述多个存储器形成多个存储器子通道。所述多个处理单元对存储在所述多个存储器中或者从所述多个存储器读取的多个数据执行计算操作。管理电路响应于第一存储器子通道和第一处理单元处于重工作负载状态而重新分发由所述多个处理单元执行的任务或者改变所述多个存储器控制器与所述多个处理单元之间的连接。