-
公开(公告)号：CN117641892A
公开(公告)日：2024-03-01
申请号：CN202311007761.5
申请日：2023-08-10
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体装置。所述半导体装置包括：多条位线，布置在基底上，并且沿第一水平方向延伸；模制绝缘层，布置在位线上，并且包括分别沿第二水平方向延伸的多个开口；多个沟道层，在模制绝缘层的每个开口中分别布置在位线上并且包括第一竖直延伸部分；多个钝化层，相应地布置在每个竖直延伸部分上；栅极绝缘层，布置成面向每个竖直延伸部分且使每个钝化层位于栅极绝缘层与竖直延伸部分之间；以及多条字线，在栅极绝缘层上沿第二水平方向延伸，并且包括相应地布置在模制绝缘层的每个开口的第一侧壁上的第一字线和相应地布置在模制绝缘层的每个开口的第二侧壁上的第二字线。
-
公开(公告)号：CN115700921A
公开(公告)日：2023-02-07
申请号：CN202210846269.6
申请日：2022-07-19
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括：导线，其在基板上在第一方向上延伸；第一氧化物半导体层，其在导线上包括包含第一金属元素的第一结晶氧化物半导体材料；第二氧化物半导体层，其在导线上与第一氧化物半导体层物理接触并连接到导线；栅电极，其在第二氧化物半导体层的侧部在与第一方向交叉的第二方向上延伸；以及电容器结构，其在第二氧化物半导体层和栅电极上连接到第二氧化物半导体层，其中，第二氧化物半导体层包括包含第一金属元素以及不同于第一金属元素的第二金属元素和第三金属元素的第二结晶氧化物半导体材料。
-
公开(公告)号：CN118382291A
公开(公告)日：2024-07-23
申请号：CN202410031749.6
申请日：2024-01-09
Applicant: 三星电子株式会社 , 汉阳大学校产学协力团
IPC: H10B12/00
Abstract: 提供了一种半导体存储器件。半导体存储器件包括：在衬底上沿第一方向延伸的位线，设置在位线上的第一沟道图案，设置在位线上并在第一方向上与第一沟道图案间隔开的第二沟道图案，设置在第一沟道图案与第二沟道图案之间并沿第二方向延伸的第一字线，设置在第一沟道图案与第二沟道图案之间、沿第二方向延伸并在第一方向上与第一字线间隔开的第二字线，及分别设置在第一沟道图案和第二沟道图案上并且分别连接到第一沟道图案和第二沟道图案的第一电容器和第二电容器，第一沟道图案和第二沟道图案均包括包含铟(In)、镓(Ga)和锡(Sn)的第一金属氧化物图案，并且在第一金属氧化物图案的空间组成分布中，锡峰的位置不同于镓峰的位置。
-
公开(公告)号：CN116960156A
公开(公告)日：2023-10-27
申请号：CN202310078180.4
申请日：2023-01-19
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器装置。所述半导体存储器装置包括：位线；沟道图案，包括位线上的水平沟道部分和从水平沟道部分竖直突出的竖直沟道部分；字线，在水平沟道部分上，并且在竖直沟道部分的侧壁上；以及栅极绝缘图案，在字线与沟道图案之间。沟道图案包括氧化物半导体，并且包括顺序堆叠的第一沟道层、第二沟道层和第三沟道层。第一沟道层至第三沟道层包括第一金属，并且第二沟道层还包括与第一金属不同的第二金属。第一沟道层的至少一部分接触位线。
-
公开(公告)号：CN109216197B
公开(公告)日：2024-04-02
申请号：CN201810593036.3
申请日：2018-06-08
Applicant: 三星电子株式会社
IPC: H01L21/336
Abstract: 一种制造半导体器件的方法包括：形成包括交替地堆叠在衬底上的至少一个牺牲层和至少一个半导体层的堆叠结构；在堆叠结构上形成伪栅结构；使用伪栅结构作为掩模来在堆叠结构中蚀刻凹部；蚀刻牺牲层被凹部暴露的部分以形成蚀刻的牺牲层；在蚀刻的牺牲层上形成第一间隔膜；在第一间隔膜上形成第二间隔膜，第二间隔膜包括与第一间隔膜的材料不同的材料；去除第二间隔膜的第一部分，使得第二间隔膜的第二部分保留；以及在第二间隔膜的第二部分上形成第三间隔膜。
-
Patent Agency Ranking
公开(公告)号：CN117673153A
公开(公告)日：2024-03-08
申请号：CN202311093686.9
申请日：2023-08-28
Applicant: 三星电子株式会社
Abstract: 提供了一种场效应晶体管和包括该场效应晶体管的集成电路器件，所述场效应晶体管包括：栅电极层；氧化物半导体层，包括镓(Ga)以及从铟(In)和锌(Zn)中选择的至少一种金属元素；以及介电层，在栅电极层与氧化物半导体层之间，其中，氧化物半导体层包括子半导体层和主半导体层，子半导体层与介电层接触，主半导体层与介电层间隔开且使子半导体层在主半导体层与介电层之间，子半导体层具有第一Ga含量，并且子半导体层的第一Ga含量大于包括在子半导体层中的其他金属元素的含量，并且随着距子半导体层的与介电层接触的界面的距离增大而减小。
-
公开(公告)号：CN116096083A
公开(公告)日：2023-05-09
申请号：CN202211356759.4
申请日：2022-11-01
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L29/06 , H01L29/10 , H01L29/24 , H01L29/423
Abstract: 一种半导体器件包括设置在衬底上的沟道层和形成在沟道层上面或下面的栅极结构。沟道层包括单层氧化物半导体材料，沟道层包括铟(In)、镓(Ga)和氧(O)，沟道层包括第一区域、第二区域和第三区域，第三区域接触栅极结构，第二区域在第一区域和第三区域之间，第一区域比第二区域和第三区域更靠近衬底，第一区域和第三区域中的每个具有比In浓度高的Ga浓度，并且第二区域具有比Ga浓度高的In浓度。
-
公开(公告)号：CN109216197A
公开(公告)日：2019-01-15
申请号：CN201810593036.3
申请日：2018-06-08
Applicant: 三星电子株式会社
IPC: H01L21/336
Abstract: 一种制造半导体器件的方法包括：形成包括交替地堆叠在衬底上的至少一个牺牲层和至少一个半导体层的堆叠结构；在堆叠结构上形成伪栅结构；使用伪栅结构作为掩模来在堆叠结构中蚀刻凹部；蚀刻牺牲层被凹部暴露的部分以形成蚀刻的牺牲层；在蚀刻的牺牲层上形成第一间隔膜；在第一间隔膜上形成第二间隔膜，第二间隔膜包括与第一间隔膜的材料不同的材料；去除第二间隔膜的第一部分，使得第二间隔膜的第二部分保留；以及在第二间隔膜的第二部分上形成第三间隔膜。
-
公开(公告)号：CN118250995A
公开(公告)日：2024-06-25
申请号：CN202311743410.0
申请日：2023-12-18
Applicant: 三星电子株式会社
IPC: H10B12/00 , H10B53/30 , H01L23/528
Abstract: 一种半导体器件包括：线结构，在下部结构上，并且包括导电图案和在导电图案上的绝缘封盖图案；接触结构，包括下部和在下部上的上部，该下部与线结构的侧表面相邻；在接触结构的下部的侧表面和线结构的侧表面之间的间隔物结构；在间隔物结构上的绝缘分离图案；以及在接触结构的上部和绝缘分离图案之间的保护层。间隔物结构包括内部间隔物、外部间隔物以及在内部间隔物和外部间隔物之间的气隙。内部间隔物和外部间隔物的由气隙暴露的区域包括氧化物。绝缘分离图案密封气隙的上部的至少一部分。
-
公开(公告)号：CN116978774A
公开(公告)日：2023-10-31
申请号：CN202310429550.4
申请日：2023-04-20
Applicant: 三星电子株式会社
IPC: H01L21/02 , H01L29/24 , H01L21/8234
Abstract: 可提供制造半导体器件的方法，其包括：在基板上提供第一前体以使所述第一前体的第一元素吸附到所述基板的第一区域上，在所述基板上提供第二前体以使所述第二前体的第二元素吸附到所述基板的第二区域上，所述第二区域不同于所述第一区域，和在所述基板上提供包括氧的反应物以形成包括所述第一前体的所述第一元素、所述第二前体的所述第二元素、和所述反应物的氧的氧化物半导体层。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.027 seconds)
