公开(公告)号：CN119173037A

公开(公告)日：2024-12-20

申请号：CN202410163531.6

申请日：2024-02-05

Applicant: 三星电子株式会社

Inventor： 郑光泳 ,  沈善一 ,  李昇埈 ,  林周炫 ,  全裕陈

IPC: H10B41/41 ,  H10B41/27 ,  H10B41/50 ,  H10B43/40 ,  H10B43/50 ,  H10B43/27

Abstract: 一种三维半导体存储器件可以包括：外围衬底上的外围电路结构；外围电路结构上的单元阵列结构，该单元阵列结构包括单元阵列区域和外部区域；单元阵列区域上的源极结构；外部区域上的基底图案；单元竖直结构，在单元阵列区域中延伸到单元阵列结构中，并且电连接到源极结构；外部竖直结构，在外部区域中延伸到单元阵列结构中；以及填充图案，从外部竖直结构延伸并且延伸到基底图案中。填充图案限定空隙，单元竖直结构的顶端距外围衬底第一距离，并且源极结构的顶表面距外围衬底第二距离。

公开(公告)号：CN101719502A

公开(公告)日：2010-06-02

申请号：CN200910179033.6

申请日：2009-10-09

Applicant: 三星电子株式会社

Inventor： 李昇埈 ,  李云京

IPC: H01L27/105 ,  H01L23/528 ,  H01L21/8239 ,  H01L21/768

CPC classification number: H01L27/11551 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11578 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7881 ,  H01L29/792 ,  H01L29/7926

Abstract: 本发明提供一种垂直型半导体器件及其制造方法。该垂直型半导体器件包括：半导体衬底，该半导体衬底具有单元区和外围电路区；字线结构，该字线结构位于半导体衬底的单元区上，字线结构包括堆叠在彼此顶部的多条字线；半导体结构，该半导体结构穿过字线结构；栅电介质，该栅电介质位于字线结构和半导体结构之间；以及虚拟字线结构，该虚拟字线结构位于外围电路区上，虚拟字线结构具有垂直结构，并且包括与字线结构相同的组件。

公开(公告)号：CN114823682A

公开(公告)日：2022-07-29

申请号：CN202210049704.2

申请日：2022-01-17

Applicant: 三星电子株式会社

Inventor： 白石千 ,  李昇埈

IPC: H01L27/11521 ,  H01L27/11568 ,  H01L27/11556 ,  H01L27/11582

Abstract: 提供了一种半导体装置和包括半导体装置的数据存储系统。所述半导体装置包括：基底，具有第一区域和第二区域；栅电极，在第一区域上在第一方向上堆叠，并且每个栅电极在第二区域中包括具有向上暴露的上表面的垫区域；沟道结构，穿透栅电极，并且在第一方向上延伸；分离区域，穿透栅电极，并且在第二方向延伸；接触插塞，每个接触插塞穿透栅电极中的每个栅电极的垫区域，并且在第一方向上延伸；氮化物层，设置在栅电极之中的最下面的第一栅电极的外侧中，与最下面的第一栅电极间隔开，并且水平地延伸；以及虚设栅电极，在第二方向上设置在最下面的第一栅电极与氮化物层之间，并且具有与最下面的第一栅电极间隔开的第一端部。

公开(公告)号：CN113725224A

公开(公告)日：2021-11-30

申请号：CN202110143111.8

申请日：2021-02-02

Applicant: 三星电子株式会社

Inventor： 申乂苑 ,  尹在璇 ,  李昇埈 ,  李钟旻

IPC: H01L27/11563 ,  H01L27/11573 ,  H01L27/11582

Abstract: 一种半导体器件包括设置在衬底上的堆叠结构。该堆叠结构包括在与第一方向和第二方向交叉的第三方向上交替堆叠的多个绝缘层和多个电极层。多个沟道结构在第三方向上延伸穿过堆叠结构。第一布线组包括设置在堆叠结构上的多个第一水平布线，所述多个第一水平布线在第一方向上排列并在第二方向上延伸。第二布线组包括设置在堆叠结构上的多个第二水平布线，所述多个第二水平布线在第一方向上排列并在第二方向上延伸。所述多个第一水平布线和所述多个第二水平布线中的每个连接到所述多个沟道结构中的对应一个。第一线识别部设置在第一布线组与第二布线组之间。

公开(公告)号：CN213878092U

公开(公告)日：2021-08-03

申请号：CN202023017828.8

申请日：2020-12-14

Applicant: 三星电子株式会社

Inventor： 申乂苑 ,  尹在璇 ,  李昇埈 ,  李钟旻

IPC: H01L27/11556 ,  H01L27/11524 ,  H01L27/11582 ,  H01L27/1157 ,  H01L23/544

Abstract: 一种半导体器件包括第一布线组，该第一布线组在衬底上包括多个第一水平布线。所述多个第一水平布线彼此平行地在第一方向上排列。所述多个第一水平布线中的每个在与第一方向交叉的第二方向上延伸。提供第二布线组，其在衬底上包括多个第二水平布线。所述多个第二水平布线彼此平行地在第一方向上排列。所述多个第二水平布线中的每个在第二方向上延伸。提供线识别部，其在第一布线组与第二布线组之间。线识别部被限定在重叠区域中，该重叠区域在所述多个第一水平布线之中最靠近该线识别部的一个第一水平布线与所述多个第二水平布线之中最靠近该线识别部的一个第二水平布线之间。